JPS59141896A - タイムスロツト入れ替え装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は時分割多重化されたディジクル信号のタイムス
ロットを入れ替える装置に関するものである。

時分割多重化された信号のタイムスロット入れ替えはあ
るフレームにおいて信号をメモリに書き込み、次のフレ
ームにおいてあらかじめ定められた制御パターンに従っ
て、そのメモリから書き込み時と異な、る順序で内容を
読み出すととによって行われる。このようにしてメモリ
の出方に、希望するパターンのタイムスロット順の多重
化信号が得られる。もし、タイム・スロットの順番に関
して複数種のパターンを時間的に切り替えて用いたい場
合には、それぞれのパターンに対応するタイムスロット
入れ替え回路を必要数用意し、これらの出力を切替信号
に従って切替えて用いていた。第１図は従来のタイムス
ロット入れ替え装置の構成図である。第１図において、
１はディジタル信号入力端子、２１〜２ｎはそれぞれの
タイムスロット入れ替えパターンを有するタイムスロッ
ト入れ替え回路、３は複数個のタイムスロット入れ替え
回路２１〜２ｎの出力の一つを選択する選択回路、４は
ディジタル信号の出力端子、５は切替信号の入力端子で
ある。従来のこのような回路においては、外部から与え
られる切替信号の時刻はディジタル信号のフレーム位相
と非同期であるため、一般にはフレームの途中で切替え
が行われていた。従って途中まで出力されたまま切替っ
て後半のデータが失われるタイムスロットや、旧パター
ンにて出力の順番がとない時点ですでに出力の順番の終
った新パターンに切替ったため、データが脱落してしま
うタイムスロット等が発生する可能性があった。

本発明は従来回路の欠点を解消し、タイムスロット順序
のパターンの変更によってもデータの脱落や重複、かな
いようにするもので、以下に本発明の一実施例を図によ
り説明子る。第２図は本発明を用いた装置の構成を示す
図である。第２図において、１はディジタル信号の入力
端子、２１〜２ｎはそれぞれ個別のタイムスロット入れ
替えパターンを有するタイムスロット入れ替え回路、３
は複数個のタイムスロット入れ替え回路２１〜２ｎの出
力の一つを選択する選択回路、４はディジタル信号の出
力回路、５は切替信号の入力回路、６は切替信号の位相
をディジタル信号のフレーム位相に同期させるだめの位
相同期回路である。この位相同期回路６は具体的にはフ
レーム位相でトリガされるノリツブフロップ回路によシ
簡単に実現できる。

第２図において、切替信号は位相同期回路６でデ。イジ
タル信号のフレーム位相に位相同期させられるため、切
替の実行は必ずフレームの切替シ時点で行われる。第２
図におけるタイムスロット入れ替え回路２１〜２ｎはあ
るフレームにおいて書き適寸れたデータを次のフレーム
にて順序を変更して読み出す回路であり、入力においで
あるフレーム内にあったデータはすべて出力においても
同一のフレーム内におさまっている。上述したように、
パターンの切替が、フレームの切り変わり点で必ず行わ
れるから、タイムスロット入れ替え回路２１〜２ｎの出
力データに脱落や重複が生じ力い。

以上説明したように本発明によれは、パターンの切替が
フレームの切シ変わり点で行われるから、出カバターン
の切替えを行ってもデータの脱落や重複を生じることが
なく、正確な出刃を得ることができる効果を有するもの
である。

【図面の簡単な説明】

第１図は従来用いられているタイムスロット入れ替え装
置の構成図、第２図は本発明に係るタイムスロット入れ
替え装置の構成図である。 １・・・ディジタル信号入力端子、２１〜２ｎ・・・タ
イムスロット入れ替え回路、３・・・選択回路、４・・
・ディジタル信号出力端子、５・・・切替信号入力端子
、６・・・位相同期回路 特許出願人　　日本電気株式会社 第１図 第２図

Claims (1)

【特許請求の範囲】
1. （１）時分割多重化されたディジタル信号のタイムスロ
   ットを入れ替える複数個のタイムスロット入れ替え回路
   と、外部から与えられる切替指令信号を土肥ディジタル
   信号のフレーム位相に同期化させる位相同期回路と、該
   位相同期回路の出力信号に従って上記複数個のタイムス
   ロット入れ替え回路出力の一つを選択する選択回路とで
   構成したことを特徴とするタイムスロット入れ替え装置
   。