JPS5914222A

JPS5914222A - 交流スイツチ回路

Info

Publication number: JPS5914222A
Application number: JP12395582A
Authority: JP
Inventors: 正人小林; 福園　秀樹
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1982-07-15
Filing date: 1982-07-15
Publication date: 1984-01-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、開閉動作する接点間のアークの発生を防ぐ交
流電源と負荷との間に介在される交流スイッチ回路に関
する。

先行技術では、交流電源と負荷との直列回路の電気的変
化を検出し、４４１および第２のリレースイッチのオフ
時には正または負の半同期毎にオンパルスを導出し、オ
ン時には正または負の半周期毎にオフパルスを導出し、
第１および第２のリレースイッチを１１作させるだめの
指令信号あるいはその反転信号と前記オンパルスおよび
オフパルスとの一致によってリレーを駆動していた。と
ころが、負荷電源の停電復帰時や電源投入時などには設
計外のオンパルスやオフパルスが発生することがあり、
それによって誤１１作を生じるおそれがあった。

本発明の目的は、上述の技術的課題を解決し−、誤９１
作の発生を防止した交流スイッチ回路を提供することを
目的とする。

一１二の実施例を参照して本発明の詳細な説明する。

第１図を参照して交流電源１と負荷２とは、本件交流ス
イッチ回路に端子３，４によって直列に介在される。端
子３．４に接続されるラインｅ３゜ｅ４間には、ダイオ
ード５と、そのダイオード５に直列に接続される第１リ
レースイツチ６とから成る直列回路７が接続される。こ
の直列回路７には、第２リレースイツチ８が並列に接続
される。

（１（＜　１リレースイツチ６け、第１ラツチングリレ
ー１０に関連するものである。この第１ラツチングリレ
ーｌＯは、いわゆる−巻線形ラツチングリレーであり、
リレーコイル５２を有する。このリレーコイル５２が一
時的に矢符５７の向きに励磁されると、第１リレースイ
ツチ６は導通して、その導通状態を機械的に自己保持す
る。またリレーコイル５２が一時的に反対の矢符５８の
向きに励磁されると、第１リレースイツチ６は遮断状態
となってその遮断状態を自己保持する。

第１ラツチングリレーｌＯのリレーコイル５２を駆動す
るために第１リレー駆動回路６１が設けられる。この第
１リレー駆動回路６１において、半導体スイッチング素
子となるトランジスタＴＲ１およびトランジスタＴＲ２
は直列接続され、それらの接続点５３は第１ラツチング
リレーｌＯのリレーコイル５２の一方端子に接続される
。トランジスタＴＲ３とトランジスタＴＲ４とは直列接
続され、それらの接続点５４はリレーコイル５２の他方
端子に接続される。

接続点５３．５４間にけリレーコイル５２の逆起電力防
止用としてツェナダイオード５９　、６０が相互に逆方
向に直列に接続される。

ＡＮＤゲートＧ４の出力は反転用のトランジスタＴＲ５
のベースに与えられるとともに、前述のトランジスタＴ
Ｒ４のベースに与えられる。トランジスタＴＲ５のコレ
クタは、トランジスタＴＲ１のベースに接続される。Ｏ
ＲゲグーＧ７の出力は、トランジスタＴＲ６０ベースに
与えられるとトモに、トランジスタＴＲ２のベースに与
えられる。トランジスタＴＲ６のコレクタは、トランジ
スタＴＲ３のベースに接続される。

ＡＮＤゲートＧ４の出力がハイレベルになると、トラン
ジスタＴＲ４，ＴＲ５が導通し、トランジスタＴＲＩは
導通する。ＯＲゲグーＧ７の出力はローレベルであり、
したがってトランジスタＴＲ２、ＴＲ６が遮断している
。そのためトランジスタＴＲ３が遮断している。こうし
てトランジスタＴＲＩ、接続点５３、リレーコイル５２
、接続点５４、およびトランジスタＴＲ４を通る電流経
路が形成され、リレーコイル５２には矢符５７の方向に
電流が流れる。そのため第１リレースイツチ６が導通し
て自己保持される。

ＯＲゲグーＧ７からの出力がハイレベルとなりたときに
は、トランジスタＴＲ２，ＴＲ６が導通し、トランジス
タＴＲ３が導通する。ＡＮＤゲートＧ４の出力は、ロー
レベルでありトランジスタＴＲ４，ＴＲ５が遮断し、ト
ランジスタＴＲＩが遮断している。こうしてトランジス
タＴＲ３、接続点５４、リレーコイル５２、接続点５３
および、トランジスタＴＲ２を通る電流経路が形成され
、リレーコイル５２には上記とは逆方向の矢符５８方向
の励磁電流が流れる。これによって第１リレースイツチ
６が遮断して自己保持される。

第２リレースイツチ８に関連する第２ラッチングリレー
１３．も第１ラツチングリレー１０と同様に１巻線形ラ
ッチングリレーであり、そのリレーコイル６２を駆動す
るための第２リレー駆動回路６３が設けられる。この＠
２リレー躯肋間路６３は第１リレー駆動回路６１と同様
に構成され、トランジスタＴＲ７〜ＴＲ１２、ツェナダ
イオード６８．６９を含み、トランジス＊ＴＲ１０、Ｔ
Ｒ１１のベースにはＡＮＤゲーグー２の出力が、またト
ランジスタＴＲ８，ＴＲ１２のベースにはＡＮＤゲート
Ｇ３の出力が与えられる。

ＡＮＤグー）Ｇ２の出力がノ・イレベルにｄると、トラ
ンジスタＴＲｌ０．ＴＲＩＩが導通し、トランジスタＴ
Ｒ７は導通ずる。ＡＮＤゲートＧ３の出力はローレベル
であり、したがってトランジスタＴＲ８，ＴＲ１２が遮
断している。、そのためトランジスタＴ　Ｒ９が遮断し
ている。こうしてトランジスタＴＲ７、接続点６４、リ
レーコイル６２、接続点６５、およびトランジスタＴＲ
ｌ０を通る電流経路が形成され、リレーコイル６２には
矢符６．６の方向に電流が流れる。そのため第２リレー
スイツチ８が導通して自己保持される。

ＡＮＤゲーグー３からの出力がハイレベルとなったとき
には、トランジスタＴＲ８、ＴＲＩ　２が導通し、トラ
ンジスタＴＲ９が導通する。ＡＮＤゲートＧ２の出力は
ローレベルでありトランジスタＴＲｌ０．ＴＲＩＩが遮
断し、トランジスタＴＲ７が遮断している。こうしてト
ランジスタＴＲ９、接続点６５、リレーコイル６２、接
続点６４およびトランジスＦＴＲ８を通る電流経路が形
成され、リレーコイル６２には上記とは逆方向の矢符６
７方向の励磁電流が流れる。これによって第２リレース
イツチ８が遮断して自己保持される。

リレーコイル５２．６２に流れる電流が遮断するとき、
そのリレーコイル５２．６２に洪Ｍｉｔ圧Ｖｃｃ　　を
、超える電圧が発生し、トランジスタＴＲ１−ＴＲ１２
を破壊しないためにツェナダイオード５９　、６　（１
、６８、６９が設けられる。各端子１　（１０ａ　、　
１００　ｂには供給型ＢＥＶＣＣが与えられる。ここで
ツェナダイオード５９，６０，６８゜６９のブレークダ
ウン電圧は供給電圧Ｖｃｃ　　（Ｄ電圧を超える値であ
り、かつ第１リレー駆動回路６１およびｖ；２リレー［
動回路６３のトランジスタＴＲＩ〜ＴＲ１２が破壊する
電圧未満の値である。

ＡＮＤゲートＧ２　、Ｇ３　、Ｇ６およびＯＲゲグーＧ
７の出力がハイレベルからローレベルにそれぞれ変化す
ると、リレーコイル５２．６２には逆起電力が発生する
。このときリレーコイル５２→ｈＡ　読点ｓ　ａ→ツェ
ナダイオード５９−＋ツェナダイオード６０→接続点５
４→リレーコイル５２、すシーコイル６２→接続点６４
→ツェナダイオ゛−ドロ８→ツ工ナダイオード６９→接
続点ａｓ→ＩＪ　ｌ／−コイル６２あるいはその逆の方
向に電流が流れ、ツェナダイオード５９，６０，６８．
６９はプレークダクンする。ツェナダイオード５９，６
０゜６８．６９がブレークダクンするため、逆起電力は
吸収され、トランジスタＴＲ１〜ＴＲ１２が破壊される
ことはない。

第２リレースイツチ８、ならびに第１’Ｊレ−１イツチ
６およびダイオード５から成る直列回路に並列にトラン
ス１８の１次巻線１８ａと抵抗１７とから成る直列回路
が接続される。またラインｅ３において端子３と第２リ
レースイツチ８の接続点との間には変流器２５が設けら
れる。トランス１８に関連してオフ時検出回路１６が設
けられ、変流器２５に関連してオン時検出回路２６が設
けられる。

オフ時検出回路１６において、トランス１８の２次巻線
１８ｂ［ｒよ、相互に逆方向のダイオード１’）、２０
がそれぞれ並列に接続される。゛また２次巻線１８ｂの
一端は矩形波整形回路２１の一方の入力に接続される。

また２次巻線１８ｂの他端には、端子２２が分圧抵抗２
３．２４を介して接続さ、れる。さらに矩形波整形回路
２１の他方の入力には、端子１５が分圧抵抗３０．３１
を介して接続される。なお端子２２．２５には後述の供
給電圧Ｖｄｄ　　が与えられる。矩形波整形回路２１の
出力は、ＡＮＤゲーグー３７および反転回路３２から成
る微分回路９５に与えられる。微分回路９５からは、正
の矩形波がオフ時検出出力と［２て導出される。この出
力は正または負の一方の半周期毎に出力される。

またオン時検出回路２６において、変流器２５には、相
互に逆方向のダイオード２７．２８がそれぞれ並列に接
続される。変流器２５の一方の出力端は矩形波整形回路
２９の一方の入力に接続される。また変流器２５の他方
の出力端には、端子３５が分圧抵抗３７．３８を介して
接続されるａさらに矩形波整形回路２９の他方の入力に
は、端子３６が分圧抵抗３３．３４を介して接続される
。

なお、端子３５．３６には供給電圧Ｖｄｄ　　が与えら
れる。矩形波整形回路２９の出力は、ＡＮ′ＤゲートＧ
３８および反転回路３９から成る微分回路９６に与えら
れる。微分回路９６からは、正の矩形波がオン時検出出
力として導出されるのに応じて、クロックパルスが正ま
たは負の一方の半周期毎に出力される。

オフ時検出回路１６からのオフ時検出出力（以後オンパ
ルスと呼ぶ）は微分回路９５を介してＡＮＤゲートＧ２
４に与えられるとともに、ＡＮＤゲーグー１８に与えら
れる。オン時検出回路２６からのオン時検出出力（以後
オフパルスと呼ぶ）は、微分回路９６を介してＡＮＤゲ
ートＧ３４゜Ｇ３５に与えられる。

入力端子４０に与えられた指令信号は、ダイオード４１
．　　ダイオード４２、抵抗４３、波形整形機能を有す
る反転回路４４を介して第１雑音除去回路４５に与えら
れる。第１雑音除去回路４５において、反転回路４４か
らの信号はＡＮＤゲートＧ２９の一方の入力端に与えら
れるとともに、抵抗４６およびコンデンサ４７から成る
第１遅延回路４８を介してＡＮＤゲートＧ２９の他方の
入力端に与えられる。

入力端子４０に与えられる指令信号にインパルス性雑音
が含まれると、誤った論理信号に解されるおそれがある
。＠１遅延回路４８に入力された信号は、遅延時間ΔＴ
ｌ後に第１遅延回路４８から導出される。入力端子４０
に与えられる信号がローレベルでしかもハイレベルのイ
ンパルス性雑音を含んでいる場合に、そのハイレベルの
インパルス性雑音は遅延時間ΔＴｌだけ遅延される。Ａ
ＮＤゲートＧ２９の出力は、両人力の論理積であり、イ
ンパルス性雑音が時間ΔＴｌだけ遅延されることによっ
てローレベルとなる。したがって第１　ｍ　ｆ　除去回
路４５は、ハイレベルのインパルス性雑音を除去する。

ＡＮＤゲートＧ２９の出力は第２雑音除去回路７１に入
力される。

第２雑音除去回路７１において、ＡＮＤゲートＧ２９か
らの出力はＯＲゲグーＧ２８の一方の入力端子に与えら
れるとともに、抵抗７２およびコンデンサ７３から成る
第２遅延回路７ｏを介してＯＲゲート６２８の他方の入
力端子に与えられる。

入力端子４０に与えられる指令信号がハイレベルでしか
もローレベルのインパルス性雑音を含んでいル場合を想
定する。このローレベルのインパルス性雑音は、第２遅
延回ＶｊＩ！ｒ７　（ｌによって遅延時間ΔＴ２だけ遅
延される。ＯＲゲート０２Ｂの出力は面入力の論理和で
あり、したがってローレベルのインパルス性雑音を除去
したハイレベルの信号となる。ＯＲゲートＧ２８の出力
け、ＯＲゲート、Ｇ　２７の一方の入力端子に与えられ
る。したがってＯＲグー）Ｇ２７の一方の入力端子には
、ローレベルおよびハイレベルのインパルス（Ｉ［ｆｔ
−含まない論理信号が与えられる。このＯＲゲートＧ２
７の出力は、ＡＮＤゲートＧ２６の一方の入力に与えら
れるとともに、複数の反転回路９２を介してＡＮＤゲー
グー２６の他方の入力に与えられる。ＡＮＤゲートＧ２
６および複数の反転回路９２は微分回路９３を構成する
。またＯＲゲートＧ２７の出力は反転回路７４を介して
ＯＲゲートＧ２５の一方の入力に与えられる。ＡＮＤゲ
ートＧ２６の出力は単安定回路７５を介してＯＲゲート
Ｇ２５の他方の入力に与えられる。ＯＲゲートＧ２５の
出力は、反転回路７６を°介してＡＮＤゲートＧ２３に
与えられる。

端子７７には、供給電圧ＶＣＣが与えられる。

この端子７７には、ダイオード７８および抵抗７９から
成る直列回路が接続され、この直列回路はコンデンサ８
０を介して　＠１リレー駆動回路６１の電源端子１　（
１０ａに接続される。また端子７７には、ダイオード１
０１、抵抗１０２およびトランジスタＴＲ１３が直列に
接続される。抵抗１（）２およびトランジスタＴＲ１ａ
間にはバックアップ用コンデンサ１０４が接続される。

トランジスタＴＲ１３のコレクタはトランジスタＴＲ１
４ノヘースに接続される。トランジスタＴＲ１４のコレ
クタ、トランジスタＴＲ１３のベースは抵抗１（）５を
介してトランジスタＴＲ１３のエミッタに接続されると
ともに、複数のダイオード１０６を介して接地される。

トランジスタＴＲ１４のエミッタからは供給電圧Ｖｄｄ
　が導出され、ゲートなどに与えられる。またトランジ
スタＴＲｌ　４のエミッタは、抵抗１０７および複数の
ダイオード１（）８を介して接地される。さらに端子７
７け、抵抗１０９および反転回路１１０を介してＡＮＤ
ゲーグー６の一方の入力に接続されるとともに、反転口
Ｂｉ　ｔ　ｔをさらに介してＡＮＤゲートＧ３０の一方
の入力に接続される。ＡＮＤゲーグー３０の出力は、Ａ
ＮＤゲーグー４に与えられる。

トランジスタＴＲ１４のエミッタに接続された抵、抗１
０７および複数のダイオード１０８かう成る直列回路に
おいて、抵抗１０７およびダイオード１０８の接続点に
は、抵抗ｌ１２、コンデンサ１１３、ツェナダイオード
１１４および反転回路１１５が直列に接続される。反転
回路１１５の出力は、反転回路１１６、抵抗１１７、ダ
イオード１１８、ツェナダイオード１１９および反転回
路１２１１を介してＯＲゲートＧ２７に与えられる。

また反転回路１１５の出力は、反転回路１２１１抵抗１
２２、コンデンサ１２３、ツェナダイオード１２４、反
転回路１２５および反転回路１２６を介してＡＮＤゲー
トＧ３４に与えられるとともにＡＮＤゲートＧ３３の一
方の入力に与えられ、さらに複数の反転回路１２７を介
してＡＮＤゲートＧ３３の他方の入力に与えられる。な
お、反転回路１２７およびＡＮＤゲーグー３３は微分回
路１２８を構成する。反転回路１２１の出力はＡＮＤゲ
ート６３６の一方の入力に与えられ、反転回路１２５の
出力はＡＮＤゲーグー３６の他方の入力に与えられる。

ＡＮＤゲートＧ３６の出力はＡＮＤゲートＧ３５に与え
られる。

微分回路１２８の出力はＡＮＤゲートＧ３２の一方の入
力に与えられ、ＡＮＤゲートＧ３２の他方の入力には反
転回路８１の出力が与えられる。

ＡＮＤゲートＧ３２の出力はＯＲグー）Ｇ３１の一方の
入力に与えられ、ＯＲゲートＧ３１の他方の入力にはＡ
ＮＤゲートＧ３５の出力が与えられる。ＯＲゲートＧ３
１の出力はＯＲグー）Ｇ１３に与えられる。

ＡＮＤゲートＧ３４の出力ｔｒｉＡＮＤゲートＧ２３に
与えられるとともにＡＮＤゲートＧ２１に与えられる。

反転回路７６の出力は、ＡＮＤゲートＧ１８．Ｇ１９．
Ｇ２３．Ｇ１２．Ｇ３．Ｇ４に与えられる。ＡＮＤゲー
トＧ２３の出力はＡＮＤゲートＧ１４の一方の入力に与
えられるとともに、ＯＲゲートＧ２２の一方の入力に与
えられる。ＯＲゲートＧ２５の出力は、ＡＮＤゲートＧ
３０゜Ｇ２４．Ｇ２０．Ｇ２１．Ｇｌｌ、Ｇ２に与えら
れる。ＡＮＤゲートＧ２４の出力１ｄＯＲゲートＧ２２
の他方の入力に与えられるとともに、ＡＮＤゲートＧ１
５の一方の入力に与えられる。ＯＲゲ−トＧ　２２の出
力は直列に反転回路８２を接続して成る遅延回ＦＩ！ｒ
８３を介して、ＡＮＤゲートＧ１９、Ｇ２０の入力に与
えられる。ＡＮＤゲートＧ１８、Ｇ１９の出力はＯＲゲ
ートＧ１６を介してフリップ７０ツブ８４のリセツ）・
入力Ｒに与えられる。ＡＮＤグー）Ｇ２０．Ｇ２１の出
力はＯＲゲートＧ１７を介して７リツプフロツプ８４の
セット人力Ｓに与えられる。フリップ７０ツブ８４のセ
ット出力ＱはＡＮＤゲーグー１５の他方の入力に与えら
れ、フリップ７０ツブ８４のリセット出力ＱけＡＮＤゲ
ーグー１４の他方の入力に与えられる。ＡＮＤゲートＧ
１４．Ｇ１５の各出力はＯＲゲートＧ１３に与えられて
おり、ＯＲゲートＧ１３の出力ｉｆ　Ａ　Ｎ　Ｄゲート
Ｇｌの他方の入力に与えられている。

ＡＮＤゲーグーｌの出力は遅延回路８５を介してＡＮＤ
ゲーグーｌｌ、Ｇ１２の他方の入力に与えられる。ＡＮ
Ｄゲーグーｌｌの出力はＯＲゲグーＧｌＯの一方の入力
に与えられ、ＡＮＤゲートＧ１２の出力は遅延回路８６
を介１−てＯＲゲグーＧＩＯの他方の入力に与えられる
。ＯＲゲグーＧｌＯの出力は単安定回路８７に与えられ
る。単安定回路８７の出力は、複数の反転回路８８とＮ
ＯＲゲーグー９とから成る微分回路８９を介して単安定
回Ｆ＠９０に与えられるとともにＯＲゲグーＧ８の一方
の入力に与えられる。ＯＲゲグーＧ８の他方の入力ＶＣ
は単安定回路９０の出力が与えられる。

単安定回路９（）の出力はまた、ＡＮＤゲートＧ２．６
５に与えられる。ＯＲゲグーＧ８の出力は反転回路８１
に与えられるとともに、ＡＮＤゲーグー３．Ｇ４．Ｇ６
に与えられる。ＡＮＤゲートＧ５．Ｇ６の出力はＯＲゲ
グーＧ７に与えられる。

第２図を参照して動作を説明する。交流電源１から端子
３に向けては第２図（１）で示す電圧波形を有する交流
電力が供給されている。端子７７に供給される供給電圧
Ｖｃｃ　　の波形は第２図（２）で示され、この供給４
１圧Ｖｃｃ　　が一定の電圧Ｖｌに達したときに、供給
電圧Ｖｄｄ　　が第２図（３）で示すようニ立チ上る。

コンデンサ１１３の出力波形は第２図１４）で示され、
それに応じて反転回路１２１の出力は第２図（５）で示
すようになる。またコンデンサ１２３の出力波形は第２
図（６）で示され、それに応じて反転回路１２５の出力
は第２図（７）のようになる。

したがってＡＮＤゲートＧ３６の出力は第２図（８）で
示すようになる。またコンデンサ１１８の出力波形は第
２図（９）で示され、それに応じて反転回路１２（）の
出力は第２図（１０）で示すようになる。

端子４（）に与えられる指令信号の波形を第２図（＋＋
）で示すようにすると、ＯＲゲート６２８の出力は第２
図０２）で示すようになり、したがってＯＲゲ−）Ｇ２
７の出力は第２図（１３）で示されるようになる。また
反転回路１２５の出力が第２図（７）で示すように立ち
下るのに応じてＡＮＤゲートＧ３３からは第２図（＋４
）で示すようにクロックパルスＡｎ出される。

ここで第１リレースイツチ６が９Ｊ２図（ト）で示すよ
うに導通し、かつ第２リレースイツチ８が第２図（イ）
で示すように導通している場合を想定する。

両リレースイッチ６．８が導通すると、第２図（＋５）
で示すように負荷電流が流れ、それに応じて、ＡＮＤゲ
ートＧ３８からは第２図（国で示すようにオフ／＜７Ｌ
／スが出力すれる。このオフパルスＲＡＮＤグー）Ｇ３
５を介して第２図（１７）で示すように導出される。第
２図（１３）で示したＯＲゲートＧ２７の出力の立ち下
りに応じて、単安定回路７５からは、第２図輪で示すよ
うに、パルス幅Ｗ３のパルスが導出される。このパルス
幅Ｗ３は、チャクー信号をキャンセルすべく設定される
。ＯＲゲグーＧ２５からは第２回置で示す波形の信号が
導出され、それによってＡＮＤグー）Ｇ２３からは第２
図（ト）で示すように、たとえば第３番目のオフパルス
に対応したタロツクパルスが導出される。このクロック
パルスは遅延回路８３によって第２図（至）で示すよう
に時間ΔＴだけ遅延される。

一方、第１リレースイツチ６および第２リレースイツチ
８が遮断している状態では、ＡＮＤゲーグー３７から第
２図（至）で示すようにオンパルスが導出される。それ
によってＡＮＤゲートＧ２４の出、力は第２図（至）で
示すようになる。

ＡＮＤゲートＧ１９の出力は第２図ＯＤで示され、ＡＮ
Ｄゲーグー１８の出力は第２図Ｇ唖で示され、ＡＮＤゲ
ートＧ２０の出力は第２図（ロ）で示され、ＡＮＤゲー
トＧ２１の出力は第２図（至）で示される。

ま７’（ＯＲゲグーＧ１６の出力は第２図ｑで示され、
ＯＲゲグーＧ１７の出力は第２図（至）で示される。

サラに、ブリップ７０ツブ８４０セツト出力Ｑは第２図
Ｃ縛で示される。

遅延回路８５は、第２図（１っで示すように、ＡＮＤゲ
ートＧ３５からのクロックパルスすなわちＡＮＤグー）
Ｇｌからのタロツクパルスを時間ＴＩだけ遅延させてＡ
ＮＤゲーグーｌｌ、Ｇ１２に与える。ＡＮＤゲートＧ１
２からの出力は第２図（２０）で示すように、遅延回路
８６によってさらに時間Ｔ２だけ遅延される。この時間
（ＴＩ＋Ｔ２）Ｖｉ第２リレースイッチ８がダイオード
５の通電時にリセットされるようにリレー制御信号を発
生するタイミングまでオフパルスをずらす時間である。

ＯＲゲートＧ１０の出力に応じて、単安定回路８７は、
第２図０１）で示すようにパルス幅Ｗｌのパルスを発生
する。このパルス幅Ｗｌは第１および％２リレースイッ
チ６．８のリセット信号発生時間差を設定するためのも
のである。微分回路８９からのパルスに応じて、単安定
回路９（）は、第２図（イ）テ示スようにパルス幅Ｗ２
のパルスを発生する。このパルス幅Ｗ２は、！！ＩＪｌ
リレースイッチ６をセットする信号が発生してから第２
リレースイツチ８をセットする信号を発生するまでの時
間差を設定するためのものである。

ＯＲゲグーＧ８の出力は第２図に）で示されるようにな
妙、このＯＲゲグーＧ８の出力は第２図（ハ）で示すよ
うに反転回路８１で反転される。このようにして、ＡＮ
Ｄゲーグー３の出力は第２図に）で示されるようになり
、ＯＲゲグーＧ７の出力は第２図■で示されるようにな
り、ＡＮＤゲートＧ４の出力は第２図θ復で示されるよ
うになり、ＡＮＤゲーグー２の出力は第２図四で示され
るようになる。それによって、第１および第２リレース
イツチ６．８が第２図翰および第２図（財）で示すよう
に動１作される。

第３図を参照して、第１および第２リレースイツチ６．
８が導通してＡる状態でオフ動作させる途中において供
袷電ＥＥＶＣＣが停電によりオフした場合の動作を説明
する。この場合において、交流電力の波形は第３図（ｌ
ｌで示され、負荷電流は第３図（４）で示され、第１リ
レースイツチ６の動作状比は第３図−）で示され、第２
リレースイツチ８のＵ１作状磐は第３図帽で示される。

ＡＮＤゲーグー３８からのオフパルスは第３図、（８）
で示される。時刻ｔ２において端子４０に与えられる指
令信号が第３図（５）で示すようにノ・イレベルからロ
ーレベルに変化すると、その立ち下りに応じて微分回Ｆ
Ｎｒ９３からは単安定回ＦＩ！ｒ７５にクロックパルス
が与えられ、それによって単安定回路７５からは第３図
（６）で示すようにパルス幅Ｗ３のパルスが導出される
。それによって、指令信号と単安定回路７５の出力とが
与えられるＯＲゲートＧ２５からは、第３図（７）で示
すように、チャタ−がキャンセルされた指令信号が得ら
れる。この第３図１７）で示した指令信号とオフパルス
との論理積をＡＮＤゲートＧ２１で取ることにより、Ｏ
Ｒゲ−）Ｇ１７からは第３図（９）で示すようにオフパ
ルスに対応したトリガパルスが７リツプ７０ツブ８４の
セット人力Ｓに与えられ、したがって７リツプフロツプ
８４は第３図（１′４で示すようにセットされ続ける。

一方、ＡＮＤゲ−トＧ２５の出力の反転信号とオフパル
スとが与えられるＡＮＤゲートＧ２３の出力は第３図（
ｌＯ）で示すようになり、そのＡＮＤゲ−トＧ２３の出
力は遅延回路８３によって第３図（１１）で示すように
時間ΔＴだけ遅延される。ここでＡＮＤゲートＧ２５の
出力の反転信号と遅延回路８３の出力とがＡＮＤゲート
Ｇ１９に与えられており、ブリップフロップ８４のリセ
ット人力Ｒには遅延回路８３の出力パルスに対応Ｌ　タ
ト！Ｊ　カ／＜ルスが与えられる。それにより、フリッ
プ７０ツブ８４は、第３図（１１）で示すようにリセッ
トされる。

プリップフロップ８４のリセット出力Ｑとオフパルスと
はＡＮＤゲートＧ１４に与えられており、し次がってＡ
ＮＤゲーグー２５の出力がローレベルとなってから２回
目のオフパルスがＡＮＤゲートＧ１４から第３図（１３
）で示すように導出される。

このオフパルスがリレー制佃動作用オフパルスとして機
能する。ＡＮＤゲーグー１４からのオフパルスはＯＲゲ
グーＧ１３およびＡＮＤゲートＧ１を介して遅延回路８
５に与えられ、この遅延回路８５で第３図（１４）で示
すように時間Ｔ１だけ遅延される。なおＡＮＤゲートＧ
１には反転回路８１の信号が与えられており、したがっ
て単安定回路８７．９０が動作していないときに現れた
ＡＮＤグー）Ｇ１４からのオフパルスのみが遅延回路８
５に与えられる。遅延回路８５からの信号は、第３図（
１５）で示すように遅延回路８６でさらに時間Ｔまたけ
遅延され、単安定回路８７に与えられる。それに応じて
単安定回路８７は第３図（国で示すようにパルスｌｌｌ
１ｉｌＷｌのパルスを出力する。この単安定回路８７の
出力の立ち下りに応じて単安定回路９０が１１作する。

このような状態で、供給電圧Ｖｃｃ　　が第３図（２）
で示すように時刻ｔ３において停電によりオフした場合
を想定する。回路供給電圧Ｖｄｄ　　は、バックアップ
コンデンサ１０４の働きにより、第３図１３）で示すよ
うに急激には低下せず、単安定回路９０はパルス幅Ｗ２
のパルスを導出する。したがってＡＮＤゲートＧ３の出
力は第３図（１７）で示すようにパルス幅Ｗ２に対応し
てハイレベルとなす、第２リレースイツチ８が第３図（
１９）で示すようにリセットされる。ここで供給電圧Ｖ
ｃｃ　がオフすることにより、ＡＮＤゲートＧ６の一方
の入力はローレベルからハイレベルとなる。またＡＮＤ
ゲートＧ６の他方の入力には、単安定回路８７．９０の
ＯＲ出力が与えられているので、ＡＮＤゲートＧ６から
ＯＲゲグーＧ７を介する出力は供給電圧Ｖｃｃがオフし
たときから第３図０８）で示すようにノ・イレペルであ
る。この際、第１リレー駆動回路６１の端子１００　ａ
　ＶＣＬｒｉ、コンデンサ８０の働きにより電源電圧が
供給されているので、リレーコイル５２に矢符５８の方
向に励磁電流が流れて第１１Ｊレースイツチ６がリセッ
トされる。

なお、供給電圧Ｖｃｃ　　が時刻ｔ１で短時間オフして
も、バックアップコンデンサ１０４の働きによってその
時の動作状態が持続される。

次に第４図を参照して、第１および第２リレー・８が遮
断している状態でオン動作させる途中において供給電圧
Ｖｃｃ　　が停電によりオフした場合の動作を説明する
。第４図において、交流電流の波形ｒ１第４図ｉｌｌで
示され、供給電圧Ｖｃｃ　　は第４図（２）で示され、
第１および第２リレースイツチ６゜８のＵ＋作状態は第
４図０９）および第４図（社）で示される。また回Ｆ＠
電源供給電圧Ｖｄｄ　　の波形は第４図（国で示される
。

ＡＮＤゲーグー３７からのオンパルスは第４図（６）で
示される。時刻ｔ４において指令信号が＠４図（３）で
示すようにハイレベルに変化したとし、チャタ−を含ん
でいたとする。そうすると、チャタ−の第１回目の立ち
下りに応じて微分回路９３から出力される２１コツクパ
ルスに応じて単安定回路７５からは第４図（４）で示す
ようにパルス幅Ｗ３のパルスが出力され、それによ？て
ＯＲゲートＧ２５からは、第４図（５）で示すように、
チャタ−がキャンセルされた指令信号が得られる。この
＠４図（５）で示した指令信号の反転信号とオンパルス
とが与えられるＡＮＤゲートＧ１８からＯＲゲート６１
６を介して第４図（７）で示すようにオンパルスに対応
したトリガパルスが、フリップフロップ８４のリセット
人力Ｒに与えられ、それに応じてフリップ７０ツブ８４
け第４図（１１）で示すようにリセットされ続ける。

一方、ＡＮＤゲートＧ２５からの指令信号とオンバルス
とが与えられるＡＮＤゲートＧ２５の出力Ｉ−ｉ第４図
（８）で示すようになし、そのＡ　Ｎ　ＤゲートＧ２５
の出力は遅延回路８３によって第４図（９）で示すよう
に時間ΔＴだけ遅延される。ここで、ＡＮＤゲートＧ２
０の出力は遅延回路８３の出力がハイレベルとなるのに
応じてハイレベルとなり、したがって７リツプフロツプ
８４が第４図（ｎ）で示すようにセットされる。

ツリツブフロップ８４のセット出力Ｑとオンパルスとが
与えられるＡＮＤゲートＧ１５の出力は、第、４図（ｌ
Ｏ）で示すように、指令信号がハイレベルとなってから
第２回目のオンパルスにＥ＞　シテハイレベルとなり、
ＯＲゲートＧ１３およびＡＮＤゲーグーｌを介して、リ
レー制ｇ動作用オンパルスとして導出される。このオン
パルスは、遅延回路８５によって第４図α匂で示すよう
に時間ＴＩだけ遅延され、それによって単安定回路８７
からはパルス幅Ｗ１のパルスが第４図（＋３）で示すよ
うに導出される。

この単安定回路８７の動作中における時刻ｔ５において
供給電圧Ｖｃｃ　　がオフした場合を想定する。この供
給電圧Ｖｃｃ　　がオフした後においても、バックアッ
プ用コンデンサ１０４の働きにより、回路の動作は持続
される。単安定回路９０では単安定回路８７の出力の立
ち下りに応じて第４図（１４）で示すようにパルス幅Ｗ
２のパルスが導出される。

ここで、供給電圧Ｖｃｃ　がオフしていない通常の状餓
で、第１リレースイツチ６をセットすべき信号は、ＡＮ
ＤゲートＧ３０を介するＡＮＤゲートＧ２５の出力と単
安定回路８７．９０のＯＲ出力とのＡＮＤ出力により得
られ、第２リレースイツチ８のセット信号ｉｊ：ＡＮＤ
ゲートＧ２５の出力と単安定回路９０とのＡＮＤ出力と
により得られる。ところが供給電圧Ｖｃｃ　　がオフす
ると、ＡＮＤゲートＧ３０の出力はローレベルとなる。

したがって＠ｌリレースイッチ６をセットすべＩＡＮＤ
ゲー）グーの出力は第４図０７）で示すようにローレベ
ルとなる。一方、ＡＮＤグー１−Ｇ６の一方の入力には
単安定回路８７．！１１０のＯＲ出力が与えられており
、他方の入力には供給電圧Ｖｃｃ　　の反転信号が与え
られている。したがって、供給電圧Ｖｃｃ　　がオンし
ているときはＡＮＤゲートＧ６の出力は常にローレベル
である。ところが供給電圧Ｖｃｃ　　がオフすることに
より、前記他方の入力逗ハイレベルとなる。したがって
、ＡＮＤゲートＧ６からは、第４回置で示すように、単
安定回路９０の出力がハイレベルとなるのに応じて、Ｏ
Ｒゲ−）Ｇ７を介してハイレベル出力が導出され、第１
リレースイツチ６がリセットされる。つまり、供給電圧
Ｖｃｃ　　がオフすることにより、本来は第１リレース
イツチ６のセット信号であるにもかかわらず、リセット
信号となる。

上述のごとく、この実施例によれば、第１回目のオンパ
ルスあるいはＡ゛フパルス時間ΔＴだけ遅延されて、そ
の遅延されたオンパルスあるいはオフパルスによって７
リツプフロツブがセットおるいはリセットされ、このク
リップ７０ツブの出カドオンパルスあるいはオフパルス
との一致ニヨって、第１および第２リレー駆動回路６１
．６３を駆動するだめの信号を出力する。したがって第
１および第２リレースイツチ６．８は第２回目のオンパ
ルスあるいはオフパルスによって躯１１されることにな
り、負荷電源の停電復帰時、あるいけ瞬時停電により生
じる設計外のオンパルスあるいはオフパルスによる誤動
作を防止することがテキる。

なお、遅延時間を適宜選定することにより、３以上の複
数番目のオンパルスあるいはオフパルスによって第１お
よび第２リレースイツチ６．８を動作させることもでき
る。

第５図は本発明の他の実施例の全体回路図であり、第１
図〜第４図の実施例に対応する部分には同一の参照符を
付す。この実施例では、オフ時検出回路１３０において
、２つの矩形波整形回路１３１．１３２が設けられる。

一方の矩形波整形回路１３１の一方の入力には２次巻線
１８ｂの一端が接続され、他方の入力には分圧抵抗１３
３，１３４による分圧電圧が与えられる。一方の矩形波
整形回路１３１の出力は複数の反転回路１３５およびＡ
Ｎｉ）グー）Ｇ４０から成る微分回路１３６を介してＡ
ＮＤゲートＧ４１の一方の入力に与えられる。他方の矩
形波整形回路１３２の一方の入力には２次巻線１８ｂの
一端が接続され、他方の入力には分圧抵抗１３７，１３
８による分圧電圧が与えられる。他方の矩形波整形回路
１３２の出力は、複数の反転回路１３９およびＮＯＲゲ
ートＧ４２から成る微分回路１４０および単安定回路１
５０を介してＡＮＤゲートＧ４１の他方の入力に与えら
れる。ＡＮＤゲートＧ４１の出力はＡＮＤゲートＧ２４
に与えられる。

オン時検出回１ｉ３１４１においては、２つの矩形波整
形回路１４２，１４３が設けられる。一方の矩形波整形
回路１４２の一方の入力には変流器２５の一端が接続さ
れ、他方の入力には分圧抵抗１４４．１４５による分圧
電圧が与えられる。この矩形波整形回路１４２の出力は
、複数の反転回路１４６およびＡＮＤゲートＧ４３から
成る微分回路１４７を介してＡＮＤゲートＧ４４の一方
の入力に与えられる。他方の矩形波整形回路１４３の一
方の入力には変流器２５の一端が接続され、他の入力に
は抵抗１４８，１４９による分圧電圧が与えられる。こ
の矩形波整形回Ｗ、１４３の出力は、複数の反転回路１
５１およびＮＯＲゲートＧ４５から成る微分回路１５２
および単安定回路１５３を介してＡＮＤゲートＧ４４の
他方の入力に与えられる。ＡＮＤゲートＧ４４の出力は
ＡＮＤゲートＧ３４．Ｇ３５に与えられる。

また、この実施例では、第１図の実施例におけるＡＮＤ
ゲートＧ１４．Ｇ１５．Ｇ１８．Ｇ１９゜Ｇ２０．Ｇ２
１　　、　　ＯＲグー　ト　Ｇ１６．Ｇ１７．Ｇ２２、
遅延回路８３およびフリップフロップ８４が省略される
。他の構成については第１図の実施例と同様である。

第６図を参照しながら動作を説明する。この第６図にお
いて、交流電力の電圧波形は第６図ｆｔｌで示され、供
給電圧Ｖｃｃ　　の波形は第６図（２）で示され、また
供給電圧Ｖｄｄ　　の波形は第６図（３）で示される。

また反転回路１２１の出力は第６図（４）で示され、反
転回路１２５の出力は第６図（５）で示され、反転回路
１２０の出力は第６図（６）で示され、ＡＮＤゲートＧ
３３の出力Ｖｉ％６図（７）で示される。

先ず、！ｊＩＪｌリレースイッチ６および第２リレース
イツチ８が遮断しているときを想定する。なお第１リレ
ースイツチ６の１１１作状釦は第６図（ハ）で示され、
第２リレースイツチ８の動作状態＃−ｊ：ｍ６図（ハ）
で示さｆＬる。この状態では、オフ時検出回路１３０に
おける２つの矩形波整形回路１３１゜１３２の各一方の
入力に、第６図ＣＤで示すように負荷電源に同期した信
号が与えられる。ここで、抵抗１３３．１３４による分
圧電圧は抵抗１３７，１３８による分圧電圧よりも大に
設定されている。

そのため、一方の矩形波整形回路１３１からは第６負勢
で示すように、第６図に）の信号の正の位相に同期した
パルスが出力され、他方の矩形波整形回路１３２からＩ
／″ｉ第６図第６負＠位相に同期したパルスが９６６図
に）で示すように出力される。微分回路１３６からｒよ
、第６図銅で示すように矩形波整形回１１３１からのパ
ルスの立ち上りに応じたオンパルスが出力され、単安定
回路１５０からは、第６図０めで示吋ように矩形波整形
回路１３２からの信号の立ち下りに応じてパルス幅Ｗ５
のパルスが出力され゛る。このパルス幅Ｗ５け、矩形波
整形回路１３２からの信号の立ち下りから矩形波整形回
路１３１の信号の立ち上りまでの時間よ抄わずかに大に
設定されている。これによりオンパルスが設計外のもの
であるかどうがが判断される。すなわち、ＡＮＤゲーグ
ー４１からは第６図に）で示すように、第２番目のオン
パルスに対応したオンパルスが出力される。

ここで、第６図ＣＤで示すように端子４０に与えられる
指令信号が詩刻【６でローレベルカラハイレベルになっ
たとする。それに応じてＯＲゲートＧ２９の出力値ｊＪ
ｔｊ：＠６図に）で示すようになる。

さらに指令信号にチャタ−が含まれていたとしても単安
定回路７５の働きにより第６図に）で示すようにチャタ
−がキャンセルされ、ＯＲゲ−）Ｇ２５の出力は＠６図
−で示すようになる。したがってＡＮＤゲーグー２４か
らは第６図に）で示すように単一のオンパルスが出力さ
れる。

ＡＮＤゲートＧ２４からのオンパルスに応シテ、遅延回
路８７からは第６図（国で示すように時間Ｔｌだけ遅延
【−九信号が出力され、この信号は第６図（１７）で示
すように遅延回路８６でさらに時間Ｔ２だけ遅延される
。また単安定回路８７からは第６回置で示すようにパル
ス幅Ｗ１のパルスが出力すれ、単安定回路９０からはパ
ルス幅Ｗ２のパルスが第６図（１９）で示すように出力
される。さらに、ＯＲゲグーＧ８の出力は第６図（２０
）で示すようになる。

したがって、ＡＮＤゲーグー４の出力ｌ／−ｉ第６図（
至）で示すようにＯＲゲグーＧ８の出力に対応Ｉ、てハ
イレベルとなり、第１すｌノースイッチ６が第６図に）
で示すようにオン動作する。続いてＡＮＤゲ−）Ｇ２が
単安定回路９０の出力がハイレベルとなるのに応じて、
第６図（ロ）で示すようにハイレベルとなり、第２リレ
ースイツチ８が第６図に）で示すようにオン６１作して
セットされる。

第１および第２リレースイツチ６．８が導油すると、第
６図（８）で示すような波形の負荷電流が流れ、それに
応じて、オン時検出回路１４１における２つの矩形波整
形回路１４２，１４３の一方の入力には第６図（９）に
示す波形の信号が、負荷電流の負の位相に同期して与え
られる。ここで抵抗１４４．１４５による分圧電圧は抵
抗１４８．１４９による分圧電圧よりも大に設定されて
いる。そのため、一方の矩形波整形回路１４２からは第
６図（１０）で示すように第６図（９）の信号の正の位
相に同期したパルスが出力され、他方の矩形波整形回路
１４３からは１第６図（＋ｌで示すように第６図（９）
の信号の負の位相に同期したパルスが出力される。微分
回路１４７からは第６図（Ｉ３）で示すように、矩形波
整形回路１４２からのパルスの立ち上りに応じたオフパ
ルスが出力され、単安定回ｗ！ｌ１５３からｉｌ　＠　
６図（Ｉ２）で示すように矩形波整形回路１４３からの
パルスの立ち下りに応じてパルス幅Ｗ４のパルスが出力
される。このパルス幅Ｗ４ｔｊ：、矩形波整形回路１４
３からのパルスの立ち下りから矩形波整形回路１４２か
らのパルスの立ち上りまでの時間よりもわずかに大に選
ばれる。これにより、オフパルスが設計外のものである
かどうかが判断される。すなわちＡＮＤゲートＧ４４か
らは、第６図（１４）で示すように第２番目のオフパル
スに対応したオフパルスが出力され、ＡＮＤゲートＧ３
５からは第６図（１５）で示すようにクロッツバｌレス
が出力される。

指令信号とＡＮＤゲートＧ３５の出力とに応じて、前述
と同様に各回路が動作し、ＡＮＤゲートＧ３の出力は第
６図（ハ）で示すようになり、さらにＯＲゲグーＧ７の
出力は第６図（ハ）で示すようになる。それに応じて第
１リレースイツチ６が第６図に）で示すようにオフ動作
し、第２リレースイツチ８が第６図（ハ）で示すように
オフ動作してリセットされる。

この実施例によって第２回目のオンパルスあるいはオフ
パルスによって第１および第２リレースイツチ６．８が
動作されるので、誤動作が防止される。しかも第１図〜
第４図の実施例に比べてブリップフロップを用いていな
いので、雑音による誤Ｕ＋作が極力防止される。

上述のごとく本発明によれば、オンノｓ＋　、レスある
いはオフパルスの複数番目のパルスと指令信４Ｉ’１の
一致により、＠１および第２リレースイツチが動作する
ので、停電復帰時や電源投入時の誤動作の発生が防止さ
れる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体回路図、第２図は第１
図の回路の動作を説明するためのタイミングチャート、
第３図はオフ動作時に供給電圧Ｖｃｃがオフしたときの
動作を説明するだめのタイミングチャート、第４図はオ
ン動作時に供給電圧Ｖｃｃがオフ１．たときの動作を説
明するためのタイミングチャート、第５図は本発明の他
の実施例の全体回路図、＠６図は第５図の回路を説明す
るためのタイミングチャートである。ｌ・・・交流電源、２・・・負荷、５・・・ダイオード
、６・・・第１リレースイツチ、８・・・第２リレース
イツチ、１６．１３０・・・オフ時検出回路、２６．１
４１・・・オン時検出回路、８３・・・遅延回路、８４
・・・フリッププロップ、１５０，１５３・・・単安定
回路代理人　　　弁理士　西教圭一部＆８さミ寓冒＆刈冒冨あ冨冨あ冨冨旨

Claims

【特許請求の範囲】Ｔｌ）交流電源と負荷との直列回路に挿入され、互に並
列接続された負荷開閉用の２個の第１．第２のリレース
イッチであって、該第１のリレースイッチはダイオード
を直列に接続し、リレースイッチのオン動作は交流電源
の電圧波形がダイオ−Ｆの逆方向の半周期に放てその第
１のリレースイッチをオンし、遅れて第２のリレースイ
ッチをダイオードの順方向の半周期においてオンさせ、
さらにリレースイッチのオフ動作は上記電圧波形がダイ
オードの順方向の半周期においてその第２のリレースイ
ッチをオフし、遅れて第１のスイッチをダイオードの逆
方向の半周期におｉてオフさせる交流スイッチ回路にお
いて、ＯＮ　記第１　＃第２のリレースイッチのオフ時におけ
る交流電源と負荷との直列回路の電気的変化を検出して
正°または負の一方の半周期毎にオンパルスを出力する
オン時検出回路を成し、第１．第２のリレースイッチの
オン時における交流電源と負荷との直列回路の電気的変
化を検出して正または負の一方の半同期毎にオフパルス
を出力するオフ時検出回路を成し、指令信号とオンパル
スあるいはオフパルスとの一致によって出力するゲート
の出力を遅延回路によって遅延しフリップ７０ツブをセ
ットあるいはリセットし、このツリツブ７０ツブの出力
と前記オンパルスおよびオフパルスとの一致によって第
１および第２リレースイツチを動作させるための信号を
出力するゲートを設けたことを特徴とする交流スイッチ
回路。（２）交流電源と負荷との直列回路に挿入され、互に並
列接続された負荷開閉用の２個の第１．第２のリレース
イッチであって、第１のリレースイッチのオン動作は交
流電源の電圧波形がダイオードの逆方向の半周期におｈ
てその第１のリレースイッチをオンし、遅れて第２のリ
レースイッチをダイオードの順方向の半周期においてオ
ンさせ、さらにリレースイッチのオフ動作は上記電圧波
形がダイオードの順方向の半周期においてその第２のリ
レースイッチをオフし、遅れて’Ｊ　ｌのリレースイッ
チをダイオードの逆方向の半周期においてオフさせる交
流スイッチ回路において、ｉｆｊ記第１．第２のリレースイッチのオフ時における
交流電源と負荷との直列回路の電気的変化を検出してｆ
ｆｇ　ｌおよび第２の矩形波整形回路の一方の入力に与
え、他方の入力に与えられた基準電圧との比較により正
および負の半周期毎に第１および第２の矩形波整形回路
から交互にパルスを導出し、一方のパルスを両パルス間
よりも大なるパルスを導出する限時回路に与え、その限
時回路の出力と他方のパルスとの一致によりオンパルス
ヲ出力するゲートを設けてオフ時検出回路を成し、第１
、第２のリレースイッチのオン時における交流電源と負
荷との直列回路の電気的変化を検出して第３および第４
の矩形波整形回路の一方の入力に与え、他方の入力に与
えられた基準電圧との比較により正および負の半周期毎
に第３および第４の矩形波整形回路から交互にパルスを
導出し、一方のパルスを両パルス間よりも犬なるパルス
を導出する他の限時回路に与え、その限時回路の出力と
他方のパルスとの一致によりオフパルスを出カスるゲー
トを設けてオン時検出回路を成し、オフ時検出回路およ
びオン時検出回路と指令信号との一致によって第１およ
び第２のリレースイッチをＵ＋作させる信号としたこと
を特徴とする交流スイッチ回路。