JPS59142642A - 取引端末メツセ−ジ処理方式 - Google Patents

取引端末メツセ−ジ処理方式

Info

Publication number
JPS59142642A
JPS59142642A JP58016645A JP1664583A JPS59142642A JP S59142642 A JPS59142642 A JP S59142642A JP 58016645 A JP58016645 A JP 58016645A JP 1664583 A JP1664583 A JP 1664583A JP S59142642 A JPS59142642 A JP S59142642A
Authority
JP
Japan
Prior art keywords
memory
buffer
transaction terminal
message
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58016645A
Other languages
English (en)
Inventor
Takanao Hiraoka
平岡 敬尚
Minoru Yamada
実 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58016645A priority Critical patent/JPS59142642A/ja
Publication of JPS59142642A publication Critical patent/JPS59142642A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はセンタ等からメツセージが取引端末に入力した
場合、メモリバッファが使用中であればスローダウンさ
せて処理するようにしたメツセージ処理方式に関するも
のである。
(2)従来技術と問題点 従来、第1図に示す取引端末のターミナルコン(1) トローラ(TC) 2に対し、センタ1またはワークス
テーション<WS)5からメツセージが入力した場合、
該メツセージはTe3内のメモリ5に予め設けられたバ
ッフ7領域6に一旦格納され所定の処理が行なわれる。
この場合、バッファ領域6が使用中であるとその入力は
一時待機させ、バッファ領域6に格納されている前のメ
ツセージが出力して空になるまで後続の入力は処理され
ないことにな)、システムが一旦中断する。ここで、バ
ッファ領域6を大きく設定することはメモリを増大する
ことになり大きな改造となる。。
丸3)発明の目的 本発明の目的はセンタ等からメツセージが取引端末に入
力した場合、メモリバッファが使用中であるとシステム
を中断することなくスローダウンさせて処理するように
した取引端末のメツセージ処理方式を提供することであ
る。
(4)発明の構成 前記目的を達成するために、本発明の取引端末(2) のメツセージ処理方式はメモリ上の一部に設定したバッ
ファ領域が使用中でない場合に入力メツセージを該領域
に一旦格納した後処理する取引端末において、前記バッ
ファ領域が使用中の場合には別に設けたファイル用メモ
リの一部に設定した他のバッファ領域に格納しスローダ
ウンさせて処理することを特徴とするものである。
(5)発明の実施例 第1図は本発明の実施例の構成説明図である。
1i[において、取引端末のターミナルコントローラ(
TC)2のメモリ5の外に、たとえば磁気ディスクより
成るファイルメモリ4が設けられ、処理されたデータが
格納されている。
本発明ではこのファイルメモリ4の一部に第2のバッフ
ァ領域11を設定し、もしセンタ1からメツセージ■が
入力した場合メモリ5の一部のバッファ領域6が空いて
いる時はここに一旦格納し、表示、印刷等の必要な処理
を行ないWB2を動作させる。そして処理後のデータを
ファイルメモリ4に格納する。これに対し、メモリ5内
のバッファ(3) 領域6が使用中の場合には、入力メツセージ■をファイ
ルメモリ4のバッファ領域11に一時格納し、TC5が
空になるのを待って引続き処理を行なうように制御され
る。すなわち、自動的にスローダウン処理が行なわれる
第2図は第1図の実施例の動作を示す流れ図である。
同図において、センタ1やWC6からの入力メツセージ
をTC2で横出し、メモリバッファ6が使用中か否かを
調べ、使用中でなければ従来と同様にメモリバッファ6
に格納し処理を行なう。ば剤中ならばファイルバッファ
11に格納し、メモリバッファ6の処理後に引続きスロ
ーダウンさせて自動的に処理が行なわれる。
(6)発明の詳細 な説明したように、本発明によれば、取引端末のメモリ
バッファ領域が使用中の場合にはファイルメモリの一部
に設定した他のバッフ7領域に格納しスローダウンさせ
て処理するようにしたものである。これによp1システ
ムを中断すること(4) なく、かつメモリ中のバッファ領域を増大することなく
、大量のメツセージが入力してきた場合でも若干スロー
ダウンして処理することができるものである。
【図面の簡単な説明】
第1図は従来例および本発明の実施例の構成説明図、第
2図は本発明の動作を示す流れ図であシ、図中、1はセ
ンタ、2はターミナルコントローラ、3はワークステー
ション、4はファイルメモリ、5はメモリ、6,11は
バッファメモリを示す。 特許出願人富士通株式会社 復代理人弁理士 1)坂 善 重 (5) 第1図 第2図 スタート メツセージ検出 メモリ     YES バッファ使用中 か? N。 メモリバッファ    ファイルバッファ獲得処理  
    獲得処理

Claims (1)

    【特許請求の範囲】
  1. メモリ上の一部に設定したバッフ7領域が便用中でない
    場合に入力メツセージを該領域に一旦格納した後処理す
    る取引端末において、wti記バッフ7領域が使用中の
    場合には別に設けたファイル用メモリの一部に設定した
    他のバッファ領域に格納しスローダウンさせて処理する
    ことを%徴とする取引端末メツセージ処理方式。
JP58016645A 1983-02-03 1983-02-03 取引端末メツセ−ジ処理方式 Pending JPS59142642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58016645A JPS59142642A (ja) 1983-02-03 1983-02-03 取引端末メツセ−ジ処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58016645A JPS59142642A (ja) 1983-02-03 1983-02-03 取引端末メツセ−ジ処理方式

Publications (1)

Publication Number Publication Date
JPS59142642A true JPS59142642A (ja) 1984-08-15

Family

ID=11922083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58016645A Pending JPS59142642A (ja) 1983-02-03 1983-02-03 取引端末メツセ−ジ処理方式

Country Status (1)

Country Link
JP (1) JPS59142642A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245764A (ja) * 1985-04-24 1986-11-01 Canon Inc フアクシミリ
JPH0243654A (ja) * 1988-08-04 1990-02-14 Fujitsu Ltd データ量制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245764A (ja) * 1985-04-24 1986-11-01 Canon Inc フアクシミリ
JPH0243654A (ja) * 1988-08-04 1990-02-14 Fujitsu Ltd データ量制御装置

Similar Documents

Publication Publication Date Title
JPH08115290A (ja) データ転送装置
JPS59142642A (ja) 取引端末メツセ−ジ処理方式
JPH01303529A (ja) データ処理装置
JPS6150353B2 (ja)
JPH06202894A (ja) 共有メモリ制御回路
JPH052468A (ja) バツフアメモリ管理方式
JP2737349B2 (ja) 磁気ディスクの再フォーマット処理方式
JPS63126050A (ja) メモリバツクアツプ方式
JPH0567035A (ja) Dma転送におけるデータアライメント方式
JP2002082901A (ja) バス制御装置
JP2501393B2 (ja) 直接メモリアクセス装置
JPS61193255A (ja) 高速中央処理装置の動作方法
JPS63228245A (ja) デ−タベ−ス自動復旧方式
JPH02247758A (ja) 端末情報の管理方式
JPS6036608B2 (ja) 磁気テ−プボリユ−ム制御方式
JPS62266627A (ja) 命令実行停止装置
JPS603048A (ja) デ−タ転送制御装置
JPS61127025A (ja) 光デイスク制御装置
JPH0381854A (ja) メモリアクセス方式
JPS63889A (ja) 磁気バブルメモリ装置のコントロ−ラ
JPH05276550A (ja) 局データバックアップ方式
JPS6223342B2 (ja)
JPH022427A (ja) 言語処理方式
JPH01100651A (ja) データ処理方式
JPS6364152A (ja) メツセ−ジ待行列管理方式