JPS59142796A - ジヨセフソン記憶回路の駆動方法 - Google Patents
ジヨセフソン記憶回路の駆動方法Info
- Publication number
- JPS59142796A JPS59142796A JP58015660A JP1566083A JPS59142796A JP S59142796 A JPS59142796 A JP S59142796A JP 58015660 A JP58015660 A JP 58015660A JP 1566083 A JP1566083 A JP 1566083A JP S59142796 A JPS59142796 A JP S59142796A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- current
- switch element
- branch
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 210000004027 cell Anatomy 0.000 description 65
- 238000010586 diagram Methods 0.000 description 6
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 4
- 235000009508 confectionery Nutrition 0.000 description 3
- 241000981595 Zoysia japonica Species 0.000 description 2
- 238000003359 percent control normalization Methods 0.000 description 2
- 210000001215 vagina Anatomy 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、 本発明は一般的には少なくとも一つの情報を循環
電流の形で記憶するジョセフソン記憶回路の駆動方法に
関する。よシ具体的には記憶された２進情報を非破壊的
に読み出すこと（以下ＮＤＲＯと言う）が可能なジョセ
フソン記憶回路に関する。更に特定すれば、本発明は上
記記憶回路において超伝導閉ループを形成している分枝
の対の１つに１つの書き込みゲートを有するジョセフソ
ンＮＤ几０記憶回路に関するものである。更に特定すれ
ば本発明は上記記憶回路において、第１のゲートの制御
線に連結して第２のゲートを配置したジョセフソンＮＤ
几Ｏ記憶回路の駆動方法に関するものである。
電流の形で記憶するジョセフソン記憶回路の駆動方法に
関する。よシ具体的には記憶された２進情報を非破壊的
に読み出すこと（以下ＮＤＲＯと言う）が可能なジョセ
フソン記憶回路に関する。更に特定すれば、本発明は上
記記憶回路において超伝導閉ループを形成している分枝
の対の１つに１つの書き込みゲートを有するジョセフソ
ンＮＤ几０記憶回路に関するものである。更に特定すれ
ば本発明は上記記憶回路において、第１のゲートの制御
線に連結して第２のゲートを配置したジョセフソンＮＤ
几Ｏ記憶回路の駆動方法に関するものである。
ジョセフソンＮＤＲＯ記憶回路は例えば文献ジャーナル
オブ アプライド フィジックス誌（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ）Ｖｏｌ、
５０Ａ６１２ Ｄｅｃｅｍｂｅｒ １９７９ ＰＰ、
８１４３．〜８１６９を参照すればわかるよ、うに、
当業者には広く知られている。
オブ アプライド フィジックス誌（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ）Ｖｏｌ、
５０Ａ６１２ Ｄｅｃｅｍｂｅｒ １９７９ ＰＰ、
８１４３．〜８１６９を参照すればわかるよ、うに、
当業者には広く知られている。
第１図はジョセフノンＮＤ几０記憶回路の従来例の一つ
を説明するための図である。この例では超伝導ループ２
に循環電流１ｃｉｒｃが保持されているか否かで２進情
報を記憶させるジョセフノンＮＤ几０記憶回路の２×２
７レイを示す。
を説明するための図である。この例では超伝導ループ２
に循環電流１ｃｉｒｃが保持されているか否かで２進情
報を記憶させるジョセフノンＮＤ几０記憶回路の２×２
７レイを示す。
循環電流ｕｃｉｒｃをＡの超伝導ループ２に保持させる
ためには、Ａに関係する列２イン５にバイアス電流ＩＹ
とＡに関係する制御線６と７にそれぞれ制御電流 、ｚ
とＩＹ とをそれぞれＡに関係する電源１０．１１．１
２から同時に流す。この事にょ）素子８に制御磁界を与
えるように構成されてｂるため、制御電流■すとｒｘを
同時に流す事によシＡの記憶セル１に含まれるスイッチ
素子８は一時電圧状態になる。その結果人の超伝導閉ル
ープ２に注入された電流ＩＹの内Ａスイッチ素子８を含
む分枝３に流れる最低駆動電流Ｉｒｒ＋ｉｎを差し引い
た残シはＡのスイッチ素子８を含まない分校４に流れし
かる後にＩＹ、ＩＹとＩｘをＯにすればＡの超伝導閉ル
ープ２内に時計回シの循環電流Ｉｃ１ｒｃを保持する。
ためには、Ａに関係する列２イン５にバイアス電流ＩＹ
とＡに関係する制御線６と７にそれぞれ制御電流 、ｚ
とＩＹ とをそれぞれＡに関係する電源１０．１１．１
２から同時に流す。この事にょ）素子８に制御磁界を与
えるように構成されてｂるため、制御電流■すとｒｘを
同時に流す事によシＡの記憶セル１に含まれるスイッチ
素子８は一時電圧状態になる。その結果人の超伝導閉ル
ープ２に注入された電流ＩＹの内Ａスイッチ素子８を含
む分枝３に流れる最低駆動電流Ｉｒｒ＋ｉｎを差し引い
た残シはＡのスイッチ素子８を含まない分校４に流れし
かる後にＩＹ、ＩＹとＩｘをＯにすればＡの超伝導閉ル
ープ２内に時計回シの循環電流Ｉｃ１ｒｃを保持する。
循環電流Ｌｃ ｉ ｒ ｃをＡの超伝導ループ２に保持
しない状態を実現するためには、Ａに関係する列ライン
５にバイアス電流ＩＹを流す事６（Ａに関係する制御線
６と７にそれぞれ制御電流■Ｙ′とＩＹとをそれぞれＡ
に関係する１！源１１．１２から同時に流した後、制御
電流■Ｙ′とＩＸを０にする。その結果Ａの超伝導閉ル
ープ２に循環電流Ｉｃ１ｒｃは残らなり０ Ａの超伝導閉ループ２に循環電流Ｉｃ１ｒｃが保持され
ている状態はＡに関係する列ライン５に電流ＩＹをＡＫ
量関係る読み出しｉ１５に、電流ｉｓをそれぞれ同時に
流し、Ａの記憶セルｌを指定すれば人の分枝４を流れる
電流（１−Ｋ）ＩＹと上記循環電流Ｉｃ１ｒｃとの和電
流（１−Ｋ） Ｉ ｙ＋ Ｉｃ１ｒｃの作る磁界によＪ
、Ａの分枝４と電磁的に結合しているＡのスイッチ素子
９を電圧状態とし、この状態がＡに関係する検出器１４
によシ検出されて読み取られる。但し、Ｋ坦（分枝４の
自己インダクタンス）／（分枝３と分枝４の自己インダ
クタンスの和）である。
しない状態を実現するためには、Ａに関係する列ライン
５にバイアス電流ＩＹを流す事６（Ａに関係する制御線
６と７にそれぞれ制御電流■Ｙ′とＩＹとをそれぞれＡ
に関係する１！源１１．１２から同時に流した後、制御
電流■Ｙ′とＩＸを０にする。その結果Ａの超伝導閉ル
ープ２に循環電流Ｉｃ１ｒｃは残らなり０ Ａの超伝導閉ループ２に循環電流Ｉｃ１ｒｃが保持され
ている状態はＡに関係する列ライン５に電流ＩＹをＡＫ
量関係る読み出しｉ１５に、電流ｉｓをそれぞれ同時に
流し、Ａの記憶セルｌを指定すれば人の分枝４を流れる
電流（１−Ｋ）ＩＹと上記循環電流Ｉｃ１ｒｃとの和電
流（１−Ｋ） Ｉ ｙ＋ Ｉｃ１ｒｃの作る磁界によＪ
、Ａの分枝４と電磁的に結合しているＡのスイッチ素子
９を電圧状態とし、この状態がＡに関係する検出器１４
によシ検出されて読み取られる。但し、Ｋ坦（分枝４の
自己インダクタンス）／（分枝３と分枝４の自己インダ
クタンスの和）である。
循環電流Ｉｃ１ｒｃが保付されていない状態はＡに関係
する列ライン５に電流ＩＹ 、 Ａに関係する読み出し
線１５に電流ｉｓをそれ七れ同時に流しＡの記憶セルフ
を指定すれば、Ａの分枝４を流れる電流（１−Ｋ）ＩＹ
の与の作る磁界によりＡの分枝４と電磁的に結合してい
るＡのるイッチ素子９は零電圧状態を維持し、この状態
がＡに関係する検出器１４によシ検出されて読み取られ
る。
する列ライン５に電流ＩＹ 、 Ａに関係する読み出し
線１５に電流ｉｓをそれ七れ同時に流しＡの記憶セルフ
を指定すれば、Ａの分枝４を流れる電流（１−Ｋ）ＩＹ
の与の作る磁界によりＡの分枝４と電磁的に結合してい
るＡのるイッチ素子９は零電圧状態を維持し、この状態
がＡに関係する検出器１４によシ検出されて読み取られ
る。
上記のメモリ回路構成では各セルについて行ラインとし
て制御電流Ｉｘを流す為の制御線７と、読み出し電流Ｉ
ｓ ｋ流すだめの読み出し１ＪＡ１５の２本のラインが
必要で、且つそれぞれのラインに電源を必要とし、複雑
な回路構成であるので第２図に示すような簡素化された
ジョセフン／ＮＤ几０記僧回路が考えられる。
て制御電流Ｉｘを流す為の制御線７と、読み出し電流Ｉ
ｓ ｋ流すだめの読み出し１ＪＡ１５の２本のラインが
必要で、且つそれぞれのラインに電源を必要とし、複雑
な回路構成であるので第２図に示すような簡素化された
ジョセフン／ＮＤ几０記僧回路が考えられる。
すなわち第１の分枝３と第２の分枝４から成る超伝導閉
ルーズと該第１の分枝３中に配置されたジョセフンン電
流を流しうる第１のスイッチ素子８と、該第１のスイッ
チ素子８と電磁的に結合するように配置でれた制御線７
と、該第２の分枝４と電磁的に結合するように配置され
たジョセフノン電流を流しうる第２のスイッチ素子９と
から成ル該第１のスイッチ素子８を膏き込みゲートとし
て用いて、情報を該超伝導閉ループ２に貯え該第２のス
イッチ素子９を読み出しゲートｌとして用いるジョセフ
ンン記憶装置において、該第１のスイッチ系子８の制御
線に連結して該第２のスイッチ索子９を配置した簡素化
されたジョセフノ７ＮＤＲＯ記憶回路が考えられる。
ルーズと該第１の分枝３中に配置されたジョセフンン電
流を流しうる第１のスイッチ素子８と、該第１のスイッ
チ素子８と電磁的に結合するように配置でれた制御線７
と、該第２の分枝４と電磁的に結合するように配置され
たジョセフノン電流を流しうる第２のスイッチ素子９と
から成ル該第１のスイッチ素子８を膏き込みゲートとし
て用いて、情報を該超伝導閉ループ２に貯え該第２のス
イッチ素子９を読み出しゲートｌとして用いるジョセフ
ンン記憶装置において、該第１のスイッチ系子８の制御
線に連結して該第２のスイッチ索子９を配置した簡素化
されたジョセフノ７ＮＤＲＯ記憶回路が考えられる。
本発明の目的は該簡素化されたジョセ７ソ／ＮＤＲＯ記
憶回路の知られていない駆動方法を提供する事にある。
憶回路の知られていない駆動方法を提供する事にある。
本発明によれば第１の分校と第２の分校から成る超伝導
閉ループと上記第１の分枝中に配置されたジョセ７ノン
電流を流しうる第１のスイッチ素子と、上記第１のスイ
ッチ素子と電磁的に結合するように配置された複数の制
御線と該制御線の内の少なくとも一本の制御線と遵嚇し
、上記第２の分枝と電磁的に結合するように配置された
ジョセフノン電流を流しうる＃２のスイッチ素子とから
成シ、上記第１のスイッチ素子を書き込みゲートとして
用いて流れる向きの異なる循環電流としてか、あるいは
循環電流の有無として２進情報を上記超伝尋閉ループに
貯え、上記第２のスイッチ素子を読み出しゲートとして
用いるジョセフンン記憶回路の駆動に於いて、上記第２
のスイッチ菓子が連結した上記第１のスイッチ素子の制
御線に流れる電流が書き込み時と読み出し時とで同じ事
を特徴とするジョセフノン記憶回路の駆動法が得られる
。
閉ループと上記第１の分枝中に配置されたジョセ７ノン
電流を流しうる第１のスイッチ素子と、上記第１のスイ
ッチ素子と電磁的に結合するように配置された複数の制
御線と該制御線の内の少なくとも一本の制御線と遵嚇し
、上記第２の分枝と電磁的に結合するように配置された
ジョセフノン電流を流しうる＃２のスイッチ素子とから
成シ、上記第１のスイッチ素子を書き込みゲートとして
用いて流れる向きの異なる循環電流としてか、あるいは
循環電流の有無として２進情報を上記超伝尋閉ループに
貯え、上記第２のスイッチ素子を読み出しゲートとして
用いるジョセフンン記憶回路の駆動に於いて、上記第２
のスイッチ菓子が連結した上記第１のスイッチ素子の制
御線に流れる電流が書き込み時と読み出し時とで同じ事
を特徴とするジョセフノン記憶回路の駆動法が得られる
。
以下図面を参照して本発明の詳細な説明する。
本発明の原理は、それぞれ第３図（ａ） （ｂ）に示す
制御特性すなわち、 イ （１−Ｋ）ＩＹの大きさの制御電流に対して零電圧
状態にあシ、（１−Ｋ ） Ｉｙ ＋Ｉｃ１ｒｃの制御
電流に対して電圧状態にあるゲート電流Ｉｘが在住する
特性（第３図（ｂ）） 口 上記Ｉｘｔ−第１の制御電流とし、該制御電流に対
してはゲート電流がＫＩＹの場合とＫＩｙ＋Ｉｃ１ｒｃ
の場合に零電圧状態にあり、丁Ｙ’を第２の制御電流と
し、該制御電流に対しては、ゲート電流がＫＩｙ の
場合にもＫＩｙ＋Ｉｃ１ｒｃ の場合にも零電圧状態
に◇シ、第１の制御電流と第２の制御電流が同時に流れ
た場合の制御電流ＩＸ十ＩＹ′に対しては、ゲート電流
がＫＩＹ の場合【ＣもＫＩＹ＋Ｉｃｉ ｒｃの場合
にも電圧状態にある特性（第３図（ａ）図にはｉｘとＩ
Ｙ′が同じ大きさとして示されているがこれは必要な条
件ではないノ を有する２つのスイッチ素子をそれぞれ第２図に示す如
くイの特性を有するスイッチ素子を読み出しゲートとし
て超伝導ループ２内の第２の分枝４と電磁的に結合した
スイッチ素子９に用い、口の特性を有するスイッチ素子
を誉き込みゲートとして超伝導閉ループ２内の第１の分
枝３内に制御線６．７と電磁的に結合したスイッチ菓子
８に用いる事にある。但しＩＹは列ライン５を流れ超伝
導閉ループ２に流入するセル電流であシ、Ｋは（分枝４
の自己インダクタンス）／（分枝３と分枝４の自己イン
ダクタンスの和）よシ求まる回路定数であるｏ Ｉｃ１
ｒｃは超伝導閉ループ２に保持される右回りの循環電流
であシ、スイッチ菓子８の最低駆動電流をｌｍ１ｎとす
ればその大きさはｌＫＩｙ−４ｍｉｎｌ に等しい。
制御特性すなわち、 イ （１−Ｋ）ＩＹの大きさの制御電流に対して零電圧
状態にあシ、（１−Ｋ ） Ｉｙ ＋Ｉｃ１ｒｃの制御
電流に対して電圧状態にあるゲート電流Ｉｘが在住する
特性（第３図（ｂ）） 口 上記Ｉｘｔ−第１の制御電流とし、該制御電流に対
してはゲート電流がＫＩＹの場合とＫＩｙ＋Ｉｃ１ｒｃ
の場合に零電圧状態にあり、丁Ｙ’を第２の制御電流と
し、該制御電流に対しては、ゲート電流がＫＩｙ の
場合にもＫＩｙ＋Ｉｃ１ｒｃ の場合にも零電圧状態
に◇シ、第１の制御電流と第２の制御電流が同時に流れ
た場合の制御電流ＩＸ十ＩＹ′に対しては、ゲート電流
がＫＩＹ の場合【ＣもＫＩＹ＋Ｉｃｉ ｒｃの場合
にも電圧状態にある特性（第３図（ａ）図にはｉｘとＩ
Ｙ′が同じ大きさとして示されているがこれは必要な条
件ではないノ を有する２つのスイッチ素子をそれぞれ第２図に示す如
くイの特性を有するスイッチ素子を読み出しゲートとし
て超伝導ループ２内の第２の分枝４と電磁的に結合した
スイッチ素子９に用い、口の特性を有するスイッチ素子
を誉き込みゲートとして超伝導閉ループ２内の第１の分
枝３内に制御線６．７と電磁的に結合したスイッチ菓子
８に用いる事にある。但しＩＹは列ライン５を流れ超伝
導閉ループ２に流入するセル電流であシ、Ｋは（分枝４
の自己インダクタンス）／（分枝３と分枝４の自己イン
ダクタンスの和）よシ求まる回路定数であるｏ Ｉｃ１
ｒｃは超伝導閉ループ２に保持される右回りの循環電流
であシ、スイッチ菓子８の最低駆動電流をｌｍ１ｎとす
ればその大きさはｌＫＩｙ−４ｍｉｎｌ に等しい。
ＩＸは行ライン７を流れる電流であ）、■Ｙ′は列ライ
ン６を流れる制御電流である。
ン６を流れる制御電流である。
次に実例をあげて説明する。第４図は本発明を説明する
だめの図でジョセフソンＮＤＲＯ記憶回路の２Ｘ２アレ
イを示す。
だめの図でジョセフソンＮＤＲＯ記憶回路の２Ｘ２アレ
イを示す。
スイッチ素子８及び９はそれぞれ第３図（ａ）、（ｂ）
の制御特性を持つように設計される。
の制御特性を持つように設計される。
セルＡに循環電流Ｉｃ１ｒｃを書き込む方法を示す。
まず書き込み前のセルＡに循環電流が流れていない場合
（Ｉｃ１ｒｃ＝Ｏ）について述べる。セル人に関係した
列ライン５．６及び行ライン７にそれぞれセル電流ｉｙ
％制御電流ＩＹ’、ＩＸをそれぞれ電源１０．１１．
１２から流す。ここで該ＩＹ力；該ＩＹ′、ＩＸよシも
早くセル人の超伝導ループ２に注入されると、一時セル
Ａの分枝３．４にはそれぞれ電流ＫＩＹ、（１−Ｋ ）
Ｉｙが流れ、その後該工Ｙ′、ＩＹが流れるとセルＡ
のスイッチ素子８はそのＩＩ御特性によシミ圧状態にス
イッチし、その結果セル人の分枝３．４にはそれぞれ電
流１ｍ１ｎ 、 Ｉｙ−Ｉｍｉｎが流れる。逆に該ＩＹ
′、Ｉｘが該ＩＹよシ早くセル人に作用した場合も、セ
ル人のスイッチ素子８は電圧状態で動作し、その結果セ
＃Ａの分枝３．４にはそれぞれ電流Ｉｍｉ ｎ 、
Ｉ ｙ−Ｉｍｉ ｎは遮断されるが、既にセルＡのスイ
ッチ素子８は電圧状態にあるので、最終的にセルＡの分
枝３．４にはそれぞれ上記の電流が流れる。その後どち
らの場合も該Ｉｙ’、ｌＸを０にし更に該ｉｙをＯにす
ればセル人の超伝導ル−プ２には右まわシの循環電流Ｋ
ｌｙ−Ｉｍｉｎ が流れる。
（Ｉｃ１ｒｃ＝Ｏ）について述べる。セル人に関係した
列ライン５．６及び行ライン７にそれぞれセル電流ｉｙ
％制御電流ＩＹ’、ＩＸをそれぞれ電源１０．１１．
１２から流す。ここで該ＩＹ力；該ＩＹ′、ＩＸよシも
早くセル人の超伝導ループ２に注入されると、一時セル
Ａの分枝３．４にはそれぞれ電流ＫＩＹ、（１−Ｋ ）
Ｉｙが流れ、その後該工Ｙ′、ＩＹが流れるとセルＡ
のスイッチ素子８はそのＩＩ御特性によシミ圧状態にス
イッチし、その結果セル人の分枝３．４にはそれぞれ電
流１ｍ１ｎ 、 Ｉｙ−Ｉｍｉｎが流れる。逆に該ＩＹ
′、Ｉｘが該ＩＹよシ早くセル人に作用した場合も、セ
ル人のスイッチ素子８は電圧状態で動作し、その結果セ
＃Ａの分枝３．４にはそれぞれ電流Ｉｍｉ ｎ 、
Ｉ ｙ−Ｉｍｉ ｎは遮断されるが、既にセルＡのスイ
ッチ素子８は電圧状態にあるので、最終的にセルＡの分
枝３．４にはそれぞれ上記の電流が流れる。その後どち
らの場合も該Ｉｙ’、ｌＸを０にし更に該ｉｙをＯにす
ればセル人の超伝導ル−プ２には右まわシの循環電流Ｋ
ｌｙ−Ｉｍｉｎ が流れる。
次に書き込み前のセルＡに既にＩｃ１ｒｃ＝ＫＩ ｙ
−Ｉｍｉｎが流れている場合について述べる。セルＡに
関係した列ライン５．６及び行ライン７にそれぞれセル
電流ＩＹ％制御電流ＩＹ’、ｉｘをそれぞれ電源１Ｏ１
１１，１２から流す。ここで該ＩＹが該ＩＹ’、ＩＸよ
シも早くセル人の超伝導ループ２に注入されると、セル
Ａの分枝３．４にはそれぞれ電流ｌｍ１ｎ ％ Ｉｙ
−Ｉｍｉｎが流れ、その後膣■Ｙ′、ｉｘを流してもセ
ルＡの分枝３．４に流れる電流はそれぞれｌｍ１ｎ 、
Ｉｙ −Ｉｍｉｎを維持したままである。一方該Ｉ
Ｙ よ！２該Ｉｙ’、ＩＸを先にセルＡに作用させると
、セルＡのスイッチ素子８はその制御特性によシミ圧状
態にスイッチし、セルＡのＩｃ１ｒｃは０となシ、その
後膣ＩＹを注入すると、セルＡの分枝３．４に流れる電
流はぞれぞれｌｍ１ｎ。
−Ｉｍｉｎが流れている場合について述べる。セルＡに
関係した列ライン５．６及び行ライン７にそれぞれセル
電流ＩＹ％制御電流ＩＹ’、ｉｘをそれぞれ電源１Ｏ１
１１，１２から流す。ここで該ＩＹが該ＩＹ’、ＩＸよ
シも早くセル人の超伝導ループ２に注入されると、セル
Ａの分枝３．４にはそれぞれ電流ｌｍ１ｎ ％ Ｉｙ
−Ｉｍｉｎが流れ、その後膣■Ｙ′、ｉｘを流してもセ
ルＡの分枝３．４に流れる電流はそれぞれｌｍ１ｎ 、
Ｉｙ −Ｉｍｉｎを維持したままである。一方該Ｉ
Ｙ よ！２該Ｉｙ’、ＩＸを先にセルＡに作用させると
、セルＡのスイッチ素子８はその制御特性によシミ圧状
態にスイッチし、セルＡのＩｃ１ｒｃは０となシ、その
後膣ＩＹを注入すると、セルＡの分枝３．４に流れる電
流はぞれぞれｌｍ１ｎ。
Ｉ ｙ −ｌｍ１ｎ とｌる。これ等の場合も、セルＡ
のスイッチ素子９は分枝４に流れる電流がある値（第ダ
図（ｂ） Ｐ点）を超えると電圧状態になｐ１セルＡに
関係したＩｘは遮断されるが既にセルＡのスイッチ素子
８は電圧状態にあるので、最終的にセルＡの分枝３．４
にはそれぞれ上記の電流が流れる。どちらの場合もこの
後膣ＩＹ’、Ｉｘを０にし更に該ＩＹを０にすればセル
人の超伝導ループ２には右まわりの循環電流ＫＩｙ−Ｉ
ｍｉｎ が残る。
のスイッチ素子９は分枝４に流れる電流がある値（第ダ
図（ｂ） Ｐ点）を超えると電圧状態になｐ１セルＡに
関係したＩｘは遮断されるが既にセルＡのスイッチ素子
８は電圧状態にあるので、最終的にセルＡの分枝３．４
にはそれぞれ上記の電流が流れる。どちらの場合もこの
後膣ＩＹ’、Ｉｘを０にし更に該ＩＹを０にすればセル
人の超伝導ループ２には右まわりの循環電流ＫＩｙ−Ｉ
ｍｉｎ が残る。
このようにセルＡに循環電流Ｉｃ１ｒｃを書き込むには
、書き込み前のセルＡの状態によらずセルＡに作用する
セル電流ＩＹＮ同制御電流ＩＹｆ、Ｉｘを任意の順序で
流した後ＩＹ′、ｉｘを０とし更にｉｙを０にする。
、書き込み前のセルＡの状態によらずセルＡに作用する
セル電流ＩＹＮ同制御電流ＩＹｆ、Ｉｘを任意の順序で
流した後ＩＹ′、ｉｘを０とし更にｉｙを０にする。
この時非選択のセルＣにはＩＹとＩＹ′が作用するがセ
ルＣのスイッチ素子８はその制御特性によシ零電圧状態
を維持し、ＩＹがセルＣに注入されてもＩ ｙ＝工Ｙ’
＝０にした後は初期の状態を維持する。
ルＣのスイッチ素子８はその制御特性によシ零電圧状態
を維持し、ＩＹがセルＣに注入されてもＩ ｙ＝工Ｙ’
＝０にした後は初期の状態を維持する。
同様に非選択のセルＢにはＩＸが作用するが、セルＢの
スイッチ素子８はその制御特性によシ零電圧状態を維持
し、セ〃Ｂの状態には変化がない。
スイッチ素子８はその制御特性によシ零電圧状態を維持
し、セ〃Ｂの状態には変化がない。
セルＡに循環電流Ｉｃ１ｒｃ＝０を書き込む方法を示す
。
。
゛セル人に関係した列ライン６及び行２イン７にそれぞ
れ制御電流ＩＹ’、Ｉｘをそれぞれ電源１１．１２から
流す。その結果セルＡのスイッチ素子８はその制御特性
によシミ圧状態となシ、書き込み前のセルＡに循環電流
が流れていた場合も、流れていなかった場合も循環電流
Ｉｃ１ｒｃは０となる。
れ制御電流ＩＹ’、Ｉｘをそれぞれ電源１１．１２から
流す。その結果セルＡのスイッチ素子８はその制御特性
によシミ圧状態となシ、書き込み前のセルＡに循環電流
が流れていた場合も、流れていなかった場合も循環電流
Ｉｃ１ｒｃは０となる。
その後ＶＩＹ’、ＩＸをＯとすればセル人に循環電流Ｉ
ｃ１ｒｃ−＝０が書き込まれる。
ｃ１ｒｃ−＝０が書き込まれる。
この時非選択のセＡ／ Ｂ 、及びセルＣにはそれぞれ
ＩＸ又は■Ｙ′のみが作用し、それぞれのセルのスイッ
チ素子８はその制御特性によ）零電圧状態を維持し、セ
ルＢ、セルＣの状態には変化がない。
ＩＸ又は■Ｙ′のみが作用し、それぞれのセルのスイッ
チ素子８はその制御特性によ）零電圧状態を維持し、セ
ルＢ、セルＣの状態には変化がない。
セル人の状態を読み出す方法を示す。
セルＡに関係し発効ライン５及び行ライン７にそれぞれ
セル電流ＺＹ読み取シ電流Ｉｘをそれぞれ電源１０．１
２から流す。この場合読み取シ電流は書き込み時に行ラ
イ／７に流した電流と同じである。もしセルＡにＩｃ１
ｒｃが流れていればセ／Ｉ／Ａの分枝３．４に流れる電
流はそれぞれｌｍ１ｎ 、 Ｉｙ−ｉｍｉｎ −−（１
−Ｋ ） Ｌ Ｙ十ＵＣ＊ ｒｃ となりセルＡにＩ
ｃ１ｒｃが流れていなければセルＡの分枝３．４に流れ
る電流はそれぞれＫＩＹ、（１−Ｋ）ＩＹとなる。その
結果セルＡにＪｃｉｒｃＪＺ流れている場合はその制御
特性によシセルＡのスイッチ素子９は電圧状態にスイッ
チし、セルＡに１ｃｉｒｃカニ流れていない場合にはセ
ルＡのスイッチ素子９は零電圧状態を維持し、この二つ
の状態がセル人に関係する検出器１４によって弁別され
る。その後該ＩＹ％該Ｉｘを０とすれば、読み出し前に
Ｉｃ１ｒｃが流れていた場合もＩｃ１ｒｃが流れていな
かった場合も、どちらの場合にもセルＡの状態はそれぞ
れ読み出し前の状態を再現し、非破壊での読み出しが可
能となる。
セル電流ＺＹ読み取シ電流Ｉｘをそれぞれ電源１０．１
２から流す。この場合読み取シ電流は書き込み時に行ラ
イ／７に流した電流と同じである。もしセルＡにＩｃ１
ｒｃが流れていればセ／Ｉ／Ａの分枝３．４に流れる電
流はそれぞれｌｍ１ｎ 、 Ｉｙ−ｉｍｉｎ −−（１
−Ｋ ） Ｌ Ｙ十ＵＣ＊ ｒｃ となりセルＡにＩ
ｃ１ｒｃが流れていなければセルＡの分枝３．４に流れ
る電流はそれぞれＫＩＹ、（１−Ｋ）ＩＹとなる。その
結果セルＡにＪｃｉｒｃＪＺ流れている場合はその制御
特性によシセルＡのスイッチ素子９は電圧状態にスイッ
チし、セルＡに１ｃｉｒｃカニ流れていない場合にはセ
ルＡのスイッチ素子９は零電圧状態を維持し、この二つ
の状態がセル人に関係する検出器１４によって弁別され
る。その後該ＩＹ％該Ｉｘを０とすれば、読み出し前に
Ｉｃ１ｒｃが流れていた場合もＩｃ１ｒｃが流れていな
かった場合も、どちらの場合にもセルＡの状態はそれぞ
れ読み出し前の状態を再現し、非破壊での読み出しが可
能となる。
この時非選択のセ／ｌ／ＣにはＮＹが作用する力；はそ
の制御特性により零電圧状態を維持し、セルＢの状態に
は変化がない。
の制御特性により零電圧状態を維持し、セルＢの状態に
は変化がない。
以上実施例につき説明したが本発明の主要部は読み出し
ゲートが連結した書き込みゲートの雀制御線に流れる電
流が書き込み時と読み出し時で１司し事であシ、その頼
果は書き込みゲートの制御線に連結して読み出しゲート
を配置したジョセフソンＮＤＲＯ記憶回路を駆動できる
事にある。
ゲートが連結した書き込みゲートの雀制御線に流れる電
流が書き込み時と読み出し時で１司し事であシ、その頼
果は書き込みゲートの制御線に連結して読み出しゲート
を配置したジョセフソンＮＤＲＯ記憶回路を駆動できる
事にある。
第１図は従来技術を説明する為のジョセフソンＮ Ｄ
ＲＯＦｌ己億回路の２Ｘ２アレイを示す図である。 第２図は本発明を説明する為の簡素化されたジョセフソ
ンＮＤＲＯ記憶回路の一つのセルを示す図である。 第３図（ａＪ （ｂ）はそれぞれ本発明の駆動法を実現
するために第２図のセルに用いられたスイッチ素子の制
御特性を示す図である。 第４図は本発明の一実施例を説明するための、ジョセフ
ソンＮＤｆＬＯ記憶回路の２Ｘ２アレイを示す図である
。 第１図、第２図、第４図においてｌは記憶セル、２は超
伝導閉ループ、３．４は分枝路、５は列ライン、６は制
御列ライン、７は行ライン、８．９はスイッチ素子、１
０．１１，１２．１３は電源、１４は検出器、１５は読
み出しラインである。 代理人弁理士内原 第１図 手続補正書（自発） ５９□５．−？ 昭和 年 月 日 特許庁長官 殿 １、事件の表示 昭和５８年 特許 願第０１５６
６０号２、発明の名称 ジョセフソン記憶回路の駆
動方法３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住友三田
ビル日本電気株式会社内 （６５９１） 弁理士 内 原 ５、補正の対象 図面 ６、補正の内容 本願添付図面の第３図を別紙図面のように補正する。ｔ
Ｊ方・嘱斗（２Ｉ＋ｆｆ ｍ正しマ嘗・７−ｓ−ｔｔＪ
、ｒ。
ＲＯＦｌ己億回路の２Ｘ２アレイを示す図である。 第２図は本発明を説明する為の簡素化されたジョセフソ
ンＮＤＲＯ記憶回路の一つのセルを示す図である。 第３図（ａＪ （ｂ）はそれぞれ本発明の駆動法を実現
するために第２図のセルに用いられたスイッチ素子の制
御特性を示す図である。 第４図は本発明の一実施例を説明するための、ジョセフ
ソンＮＤｆＬＯ記憶回路の２Ｘ２アレイを示す図である
。 第１図、第２図、第４図においてｌは記憶セル、２は超
伝導閉ループ、３．４は分枝路、５は列ライン、６は制
御列ライン、７は行ライン、８．９はスイッチ素子、１
０．１１，１２．１３は電源、１４は検出器、１５は読
み出しラインである。 代理人弁理士内原 第１図 手続補正書（自発） ５９□５．−？ 昭和 年 月 日 特許庁長官 殿 １、事件の表示 昭和５８年 特許 願第０１５６
６０号２、発明の名称 ジョセフソン記憶回路の駆
動方法３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住友三田
ビル日本電気株式会社内 （６５９１） 弁理士 内 原 ５、補正の対象 図面 ６、補正の内容 本願添付図面の第３図を別紙図面のように補正する。ｔ
Ｊ方・嘱斗（２Ｉ＋ｆｆ ｍ正しマ嘗・７−ｓ−ｔｔＪ
、ｒ。
Claims (1)
- 【特許請求の範囲】 第１の分枝と第２０分枝からなる超伝導閉ルーズと、上
記第１の分枝中に配置されたジ、セ７ンン電流を流しう
る第１のスイッチ素子と、上記第１のスイッチ素子と電
磁的に結合するように配置された複数の制御線と該制御
線の内の少なくとも一本の制御線と連結し、上記第２の
分枝と電磁的に結合するように配置されたジ、七７ンン
電流を流しうる第２のスイッチ素子とからなシ、上記第
１のスイッチ素子を書き込みゲートとして用いて流れの
向きの異なる循環電流、あるいは循環電流の有無として
２進情報を上記超伝導閉ループに貯え、上記第２のスイ
ッチ素子を読み出しゲートとして用いるジョセフソン記
憶回路の駆動に於いて７）ｓ・ 上記第２のスイッチ素子Ｍ連結した上記第１の制御線に
流れる電流が誉き込み時と、読み出し時とで同じ事を特
徴とするジョセフソン記憶回路の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015660A JPS59142796A (ja) | 1983-02-02 | 1983-02-02 | ジヨセフソン記憶回路の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015660A JPS59142796A (ja) | 1983-02-02 | 1983-02-02 | ジヨセフソン記憶回路の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59142796A true JPS59142796A (ja) | 1984-08-16 |
| JPH0381240B2 JPH0381240B2 (ja) | 1991-12-27 |
Family
ID=11894889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015660A Granted JPS59142796A (ja) | 1983-02-02 | 1983-02-02 | ジヨセフソン記憶回路の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59142796A (ja) |
-
1983
- 1983-02-02 JP JP58015660A patent/JPS59142796A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0381240B2 (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Alamdar et al. | Domain wall-magnetic tunnel junction spin–orbit torque devices and circuits for in-memory computing | |
| US6269027B1 (en) | Non-volatile storage latch | |
| Konno et al. | Fully functional operation of low-power 64-kb Josephson-CMOS hybrid memories | |
| JPH10247381A (ja) | 磁気ランダムアクセスメモリデバイス中のメモリセルを選択する方法 | |
| JPH0492287A (ja) | ダイナミック・ランダム・アクセス・メモリ | |
| US6097618A (en) | Apparatus and method for correcting data in a non-volatile random access memory | |
| US4601015A (en) | Josephson memory circuit | |
| WO1988007290A1 (en) | Current sensing differential amplifier | |
| JPS59142796A (ja) | ジヨセフソン記憶回路の駆動方法 | |
| US5022003A (en) | Semiconductor memory device | |
| JP3821307B2 (ja) | フラッシュライト可能な半導体メモリ装置 | |
| US3145310A (en) | Superconductive in-line gating devices and circuits | |
| US3149312A (en) | Cryogenic memory device with shifting word registers | |
| JPS59175094A (ja) | 半導体メモリ | |
| US3452333A (en) | Cryoelectric memories | |
| Anacker | Superconducting memories employing Josephson devices | |
| JPH0262781A (ja) | メモリ回路 | |
| JPH01204522A (ja) | セレクター回路 | |
| JPS62236199A (ja) | 電気的消去型半導体不揮発性メモリ | |
| JPS59121693A (ja) | 半導体記憶装置 | |
| Rhoderick | Low temperature storage elements | |
| JPS61165888A (ja) | ジョゼフソン記憶セル | |
| JPS58146092A (ja) | ジョセフソン記憶回路 | |
| JPS58115686A (ja) | デコ−ダ回路 | |
| JPS58175191A (ja) | 超伝導材料素子を用いたメモリ回路装置及びその駆動方法 |