JPS59146087A - 繰り返し走査方式の表示装置 - Google Patents
繰り返し走査方式の表示装置Info
- Publication number
- JPS59146087A JPS59146087A JP58018874A JP1887483A JPS59146087A JP S59146087 A JPS59146087 A JP S59146087A JP 58018874 A JP58018874 A JP 58018874A JP 1887483 A JP1887483 A JP 1887483A JP S59146087 A JPS59146087 A JP S59146087A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- screen
- memory
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000003252 repetitive effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001125 extrusion Methods 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000020042 tonto Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、表示装置に関し、詳しくは、画面゛1n報を
点の集合iff報と(7て記憶するドツトメモリ金石し
、該ドツトメモリより画面表示タイミングに合わせて順
次記憶データを1抗み出しこれにもとすき画面表示を行
う操り返し走査方式の表示装置に関するものである。
点の集合iff報と(7て記憶するドツトメモリ金石し
、該ドツトメモリより画面表示タイミングに合わせて順
次記憶データを1抗み出しこれにもとすき画面表示を行
う操り返し走査方式の表示装置に関するものである。
ドントモメリを有する繰り返し走査方式の表示装置は、
画面上の表示データ化点の乗合形式で表現するものであ
って、画面上の1つの点がトントメモリ上の1つの番地
に対症、シており、画面表示タイミングに合わせて該ド
ツトメモリより表示データを繰り返し読み出すことによ
り画1fli表示を行う。
画面上の表示データ化点の乗合形式で表現するものであ
って、画面上の1つの点がトントメモリ上の1つの番地
に対症、シており、画面表示タイミングに合わせて該ド
ツトメモリより表示データを繰り返し読み出すことによ
り画1fli表示を行う。
この様に、ドツトメモリを有する繰り返し走査方式の表
示装置では、画面表示全行う為に常時表示タイミングに
合わせてトントメモリから表示データを順次み・ぬり返
し読み出す必要がある。この為に、表示データの書き込
み或いは表示データの転送に伴うトントメモリの読み出
し時には、これらと画面表示の為のデータFjJ’Cみ
出しが重なり、結果的には、表示データの1き込み或い
はh)I:み出し処理を画面表示の為のデータ抗み出し
に優先略せる必要があり、この間内向表示用の正常デー
タの読み出しができず、1而而衣示にちらつきを発生さ
せていた。
示装置では、画面表示全行う為に常時表示タイミングに
合わせてトントメモリから表示データを順次み・ぬり返
し読み出す必要がある。この為に、表示データの書き込
み或いは表示データの転送に伴うトントメモリの読み出
し時には、これらと画面表示の為のデータFjJ’Cみ
出しが重なり、結果的には、表示データの1き込み或い
はh)I:み出し処理を画面表示の為のデータ抗み出し
に優先略せる必要があり、この間内向表示用の正常デー
タの読み出しができず、1而而衣示にちらつきを発生さ
せていた。
従来にLこれを避ける為に、表示データのり)き込み及
び読み出し処、f!f!、 i 、画面表示データの読
み出しが一時中断する水平或いは垂直帰線時間のみに限
定して行い、画面表示の為のデータ読み出しに影響を与
えない方式、又はドツトメモリを高速に操作して、画面
表示の為のデータ読み出しを1回行う周期内に両iii
a水用のデータ読み出しと、表示データの書き込み或
いは読み出しを行う期間を設け、画面表示の為のデータ
読み出しに影響を与えずに表示データの書き込み或いは
読み出しを行う方式が採らnていた。
び読み出し処、f!f!、 i 、画面表示データの読
み出しが一時中断する水平或いは垂直帰線時間のみに限
定して行い、画面表示の為のデータ読み出しに影響を与
えない方式、又はドツトメモリを高速に操作して、画面
表示の為のデータ読み出しを1回行う周期内に両iii
a水用のデータ読み出しと、表示データの書き込み或
いは読み出しを行う期間を設け、画面表示の為のデータ
読み出しに影響を与えずに表示データの書き込み或いは
読み出しを行う方式が採らnていた。
しかしながら、こ11らの方式のうち、前者はドツトメ
モリに対する書き込み及び読み出し処理が可能な期間が
著るしく制約され、この結果、画面書き込み及び読み出
しを行う画面制御の処理能力を大幅に低下させることと
なり、−力、後者の方式はトントメモリを通常の2倍以
上の速度で高速に動作させる必要があり、表示容量の比
較的少ない表示装置では適用可能であるが、表示容量が
増加するに従つ又、画面表示の為のデータ読み出し周期
を短かくする必要があり、一般の記憶回路素子の動作速
度を考えると実現困難な状況である。
モリに対する書き込み及び読み出し処理が可能な期間が
著るしく制約され、この結果、画面書き込み及び読み出
しを行う画面制御の処理能力を大幅に低下させることと
なり、−力、後者の方式はトントメモリを通常の2倍以
上の速度で高速に動作させる必要があり、表示容量の比
較的少ない表示装置では適用可能であるが、表示容量が
増加するに従つ又、画面表示の為のデータ読み出し周期
を短かくする必要があり、一般の記憶回路素子の動作速
度を考えると実現困難な状況である。
本発明は従来の上記問題点を除去する為になされたもの
でちゃ、従って本発明の目的は、ドツトメモリを通常の
記憶素子で構成でき、画面:fliil 4’iti+
の処理能力の低下も抑え、併せて、表示用データの誉き
込み及び読み出し時の画面のちらつきを抑えることがで
きる新規な手段kffjt供することにある。
でちゃ、従って本発明の目的は、ドツトメモリを通常の
記憶素子で構成でき、画面:fliil 4’iti+
の処理能力の低下も抑え、併せて、表示用データの誉き
込み及び読み出し時の画面のちらつきを抑えることがで
きる新規な手段kffjt供することにある。
上記目的を達成する為に、本発明に係る表示装置は、F
ff1iIfi表示データ全点の集合清報としで記憶す
るドツトメモリを有し、該トントメモリより画面表示タ
イミングに合わせて順次記憶データ金ホtみ出し、この
読み出しデータにもとすき画面表示を行う繰り返し走査
方式σ)表示部utに於いて、画商表示データの古き込
み或いは仇み出しにあたって前記ドツトメモリを操作す
る際に、II!l !ill fの横力向或いは縦方向
にみて1つ飛びの点1n報を複数It!1まとめて書き
込み或いは−1,み出すように構成さノLでいる。
ff1iIfi表示データ全点の集合清報としで記憶す
るドツトメモリを有し、該トントメモリより画面表示タ
イミングに合わせて順次記憶データ金ホtみ出し、この
読み出しデータにもとすき画面表示を行う繰り返し走査
方式σ)表示部utに於いて、画商表示データの古き込
み或いは仇み出しにあたって前記ドツトメモリを操作す
る際に、II!l !ill fの横力向或いは縦方向
にみて1つ飛びの点1n報を複数It!1まとめて書き
込み或いは−1,み出すように構成さノLでいる。
次に本発明をその好丑しい一実施例を掲げ又図面に従っ
て詳細に説明する。
て詳細に説明する。
第1図に一般のドツトメモリを有する繰り返し走査方式
の表示部fatの回路構成を示す。第1図において、リ
フレッシュカウンタ1は、画面表示の為に表示データ全
トントメモリ2から順次繰り返し読み出す為の読み出し
アドレス指定を行うものであり、画面表示タイミングに
合わせて動作する。
の表示部fatの回路構成を示す。第1図において、リ
フレッシュカウンタ1は、画面表示の為に表示データ全
トントメモリ2から順次繰り返し読み出す為の読み出し
アドレス指定を行うものであり、画面表示タイミングに
合わせて動作する。
アドレス指定回路5は、ドツトメモリ2に対して表示デ
ータの書き込み或いは読み出し時の制御を行うものであ
り、システムバス10を経由して装置制御プログラムの
指令によりドツトメモリ2のアドレス指定信号の切替指
示及び本来の画面表示データの読み出し番地以外の読み
出しデータが表示制御回路7を介して画面表示されるの
を防止する為に、表示データ転送ゲートを閉じる指示、
ドツトメモリ2に対する読み出し、書き込み指示等を行
う。マルチプレクサ4は、トントメモリ2のアドレス指
定信号を切替るものであり、通常時にはり7レツシユカ
ウンタ1の出力をドツトメモリ2のアドレス(、(号と
して入力し、画面表示の為のデータ読み出しを行い、表
示データの書き込み及び読み出しに際しては、アドレス
指定回路5の指示により表示データの書き込み或いは読
み出しアドレス情報をあらかじめセットしているアドレ
スレジスタ3の内容をドツトメモリ2の゛アドレス信号
として入力する。ドツトメモリ2は、曲jfcI表示デ
ータを記憶するものであり、画面表示データを点の集合
情報として記憶する。表示制御回路7は、トントメモリ
2から読み出された表示データより画面表示を行う為の
映像信号を作成して表示部8へ出力する。又、出力ゲー
ト回路9は、装置制御プログラムの指令によりトントメ
モリ2から読み出したデータをシステムバス10へ出力
するftt(l if ′fc行う。
ータの書き込み或いは読み出し時の制御を行うものであ
り、システムバス10を経由して装置制御プログラムの
指令によりドツトメモリ2のアドレス指定信号の切替指
示及び本来の画面表示データの読み出し番地以外の読み
出しデータが表示制御回路7を介して画面表示されるの
を防止する為に、表示データ転送ゲートを閉じる指示、
ドツトメモリ2に対する読み出し、書き込み指示等を行
う。マルチプレクサ4は、トントメモリ2のアドレス指
定信号を切替るものであり、通常時にはり7レツシユカ
ウンタ1の出力をドツトメモリ2のアドレス(、(号と
して入力し、画面表示の為のデータ読み出しを行い、表
示データの書き込み及び読み出しに際しては、アドレス
指定回路5の指示により表示データの書き込み或いは読
み出しアドレス情報をあらかじめセットしているアドレ
スレジスタ3の内容をドツトメモリ2の゛アドレス信号
として入力する。ドツトメモリ2は、曲jfcI表示デ
ータを記憶するものであり、画面表示データを点の集合
情報として記憶する。表示制御回路7は、トントメモリ
2から読み出された表示データより画面表示を行う為の
映像信号を作成して表示部8へ出力する。又、出力ゲー
ト回路9は、装置制御プログラムの指令によりトントメ
モリ2から読み出したデータをシステムバス10へ出力
するftt(l if ′fc行う。
次に本発明の要点であるトントメモリの構成について説
明する。
明する。
通常のドツトメモリは、第2図に示す様に、トントメモ
リ2を形成する記憶素子のピント構成及びその動作速度
の関係から画面上横力向(走査線が横力向の場合)に連
続した複数ドツト(第2図の例では8ビット単位)を1
回の1月き込み或いは祢み出1〜jy1位とし、両面表
示に際しての表示データの’?ICみ出し及び制F11
1プログラムによるトントメモリの71き込み及び読み
出しもこの単位で行う。
リ2を形成する記憶素子のピント構成及びその動作速度
の関係から画面上横力向(走査線が横力向の場合)に連
続した複数ドツト(第2図の例では8ビット単位)を1
回の1月き込み或いは祢み出1〜jy1位とし、両面表
示に際しての表示データの’?ICみ出し及び制F11
1プログラムによるトントメモリの71き込み及び読み
出しもこの単位で行う。
こ、ルに対して、本発明では、第3図に示す様に、リフ
レッシュカウンタ1又はアドレスレジスタ3を選択する
マルチプレクサを4.4aと二重化することによって、
トントメモリに対する装置制御プログラムによる書き込
み及び読み出しは、rAl、A3 、A5 、A7Jr
A2 、A4 、A6 、A8JrB1 、B3 、B
5、B7 JrB2 、B4 、B6 、B8 Jと画
面上横力向にみて、1ドツト間隔で1煽りあったM数ド
ツト(第3図の例でtよ4ドツト)を1つの書き込み及
び読み出し単位とする構成となっている。
レッシュカウンタ1又はアドレスレジスタ3を選択する
マルチプレクサを4.4aと二重化することによって、
トントメモリに対する装置制御プログラムによる書き込
み及び読み出しは、rAl、A3 、A5 、A7Jr
A2 、A4 、A6 、A8JrB1 、B3 、B
5、B7 JrB2 、B4 、B6 、B8 Jと画
面上横力向にみて、1ドツト間隔で1煽りあったM数ド
ツト(第3図の例でtよ4ドツト)を1つの書き込み及
び読み出し単位とする構成となっている。
又、画面表示の為の表示データの読み出しの際には、μ
々りあって連続しまた複数ドツト(この場合には「Al
〜A、8JrB1〜f38J 、””の8トントン単位
で行う回路構成となっている。このような構成になって
いるので、画面表示の為の表示データのT6<み出し7
が行われている時に、制御プログラムによる一Hき込み
又は読み出しが実行される場合には、マルチプレクサ4
.4aをアドレス指定回路5によって制御することによ
って、この!!ifJ御プログラムによる書き込み又は
血み出しは、例えば、前述l〜だ如く、rAl 、A3
、A5 、A7Jと4ビット単位で行わfL、残りの
rA2 、A4 、A6 、A8Jの4ドツトにより画
面表示の為の表示データの読み出しを行うことができる
。従って、表示データの書き込み或いは表示データの転
送に伴うトントメモリの読み出し動作のために画面表示
の為のデータざ「み出;7が全く実行できなくなるとい
う従来のM記欠点は回避される。
々りあって連続しまた複数ドツト(この場合には「Al
〜A、8JrB1〜f38J 、””の8トントン単位
で行う回路構成となっている。このような構成になって
いるので、画面表示の為の表示データのT6<み出し7
が行われている時に、制御プログラムによる一Hき込み
又は読み出しが実行される場合には、マルチプレクサ4
.4aをアドレス指定回路5によって制御することによ
って、この!!ifJ御プログラムによる書き込み又は
血み出しは、例えば、前述l〜だ如く、rAl 、A3
、A5 、A7Jと4ビット単位で行わfL、残りの
rA2 、A4 、A6 、A8Jの4ドツトにより画
面表示の為の表示データの読み出しを行うことができる
。従って、表示データの書き込み或いは表示データの転
送に伴うトントメモリの読み出し動作のために画面表示
の為のデータざ「み出;7が全く実行できなくなるとい
う従来のM記欠点は回避される。
以上の様に、本発明によ肛ば、装置(制御プログラムに
よるドツトメモリへの店き込み、読み出しは1ドツト曲
隔に行う為に、画面表丞用のデータ読み出しとAtつで
も操作された以外のメモリクループの1ドツトおきの表
示データは必ず保証することができ、画面上のちらつき
の発生を大幅に減少することができ、特に、本発明を表
示ドツト容量の多い図形表示装置m笠に適用した場合に
その効果は太きい。
よるドツトメモリへの店き込み、読み出しは1ドツト曲
隔に行う為に、画面表丞用のデータ読み出しとAtつで
も操作された以外のメモリクループの1ドツトおきの表
示データは必ず保証することができ、画面上のちらつき
の発生を大幅に減少することができ、特に、本発明を表
示ドツト容量の多い図形表示装置m笠に適用した場合に
その効果は太きい。
以上本発明をその好ましい一実施例について説明したが
、それは即なる例示的なものであり、ここで説明さ扛た
実施例によってのみ本願発明が限定されるものではなく
、その範囲から逸脱することなく拙々の変形、変更を含
むことは勿論である。
、それは即なる例示的なものであり、ここで説明さ扛た
実施例によってのみ本願発明が限定されるものではなく
、その範囲から逸脱することなく拙々の変形、変更を含
むことは勿論である。
第1図は一般のドツトメモリを有する縁り返し走査方式
の表示装置のブロック構成図、第2図は通常のトントメ
モリの構成図、第3図は本発明の一実施例を示すトント
メモリの構成図である。 l e@・リフレッシュカウンタ、2・・・ドツトメモ
リ、3・ψ・アドレスレジスタ、4.4a・・・マルチ
プレクサ、5@lI+1アドレス指定回路、6・・・表
示データ転送ゲート、7・・・表示制御回路、8・・・
表示部、9・・・出力ゲート回路、10・・・システム
バス
の表示装置のブロック構成図、第2図は通常のトントメ
モリの構成図、第3図は本発明の一実施例を示すトント
メモリの構成図である。 l e@・リフレッシュカウンタ、2・・・ドツトメモ
リ、3・ψ・アドレスレジスタ、4.4a・・・マルチ
プレクサ、5@lI+1アドレス指定回路、6・・・表
示データ転送ゲート、7・・・表示制御回路、8・・・
表示部、9・・・出力ゲート回路、10・・・システム
バス
Claims (1)
- 画面表示データを点の集合lN報として記憶するドツト
メモリを有し、該ドツトメモリより画面表示タイミング
に合わせて順次記憶データを読み出し、この読み出しデ
ータにもとすき画面表示を行う繰り返し7を作力式の表
示装置に於いて、画面表示データの書き込み或いは読み
出しにあたって前記ドツトメモリを操作する際に、画面
上の横力向或いは縦方向にみて1つ飛びの点IJ#を複
数個まとめて貞き込み或いは読み出すことを%徴とする
繰り返し走査方式の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018874A JPS59146087A (ja) | 1983-02-09 | 1983-02-09 | 繰り返し走査方式の表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018874A JPS59146087A (ja) | 1983-02-09 | 1983-02-09 | 繰り返し走査方式の表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59146087A true JPS59146087A (ja) | 1984-08-21 |
Family
ID=11983687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018874A Pending JPS59146087A (ja) | 1983-02-09 | 1983-02-09 | 繰り返し走査方式の表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59146087A (ja) |
-
1983
- 1983-02-09 JP JP58018874A patent/JPS59146087A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| JPS61252590A (ja) | 表示装置 | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPS59146087A (ja) | 繰り返し走査方式の表示装置 | |
| JPH0120430B2 (ja) | ||
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP3874781B2 (ja) | イメージデータをモニタへ供給する方法及び図形メモリ制御装置 | |
| JPS6123194A (ja) | 選択的表示修飾機構を備えた表示装置 | |
| JP2604153B2 (ja) | ビデオゲームマシンにおける画像書換方法 | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPS6090387A (ja) | グラフイツクメモリの書込み読出し制御装置 | |
| JPS60101590A (ja) | 表示装置 | |
| JPS59231984A (ja) | 表示装置 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPS63143588A (ja) | 非同期書き込み読み出し装置 | |
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPS61265680A (ja) | ビツトマツプ画像表示制御方式 | |
| JPS58205186A (ja) | 表示装置 | |
| JPS61272786A (ja) | グラフイツク表示装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS6332588A (ja) | 表示制御装置 | |
| JPS623293A (ja) | ライン移動描画装置 | |
| JPH03188545A (ja) | 画像メモリ制御装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPS62250493A (ja) | 動画表示制御装置 |