JPS59150447A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59150447A JPS59150447A JP1398083A JP1398083A JPS59150447A JP S59150447 A JPS59150447 A JP S59150447A JP 1398083 A JP1398083 A JP 1398083A JP 1398083 A JP1398083 A JP 1398083A JP S59150447 A JPS59150447 A JP S59150447A
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- film pattern
- thermosetting resin
- semiconductor device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関１−１特にウニハー
ニ程終了後の各工程における半導体チップ表面の保護に
係る。
ニ程終了後の各工程における半導体チップ表面の保護に
係る。
ＬＳＩ 等の半導体装置は、ウエノ１一工程（二おい
て半導体ウェハー内部に回路を形成した後、ダイソート
工程、ダイシジグ工程、組立工程等を経て製造される。
て半導体ウェハー内部に回路を形成した後、ダイソート
工程、ダイシジグ工程、組立工程等を経て製造される。
第１図はウニハーニ程を終了した状態の半導体ウェハー
を示す平面図である。同図において、１はウニハーニ程
を終了した半導体ウエノ１−であり、２はオリエンテー
ションフラットである。
を示す平面図である。同図において、１はウニハーニ程
を終了した半導体ウエノ１−であり、２はオリエンテー
ションフラットである。
半導体ウニハーニには、オリエンチーｉ／ヨンフラット
２に平行および直交する方向に、素子が全く形成されて
いない多数のダインングライン領域３・・・が設けられ
ている。このダイシングライン３・・・で囲まれた個々
の領域がチップ領域であり、該チップ領域の夫々にＬＳ
Ｉ 回路等が形成されている。
２に平行および直交する方向に、素子が全く形成されて
いない多数のダインングライン領域３・・・が設けられ
ている。このダイシングライン３・・・で囲まれた個々
の領域がチップ領域であり、該チップ領域の夫々にＬＳ
Ｉ 回路等が形成されている。
第１図のウェハ一工程を終了した半導体ウェハーはグイ
ソート工程に送られ、個々のチップ領域に形成されたＬ
ＳＩ 回路等が正しく動作するか否かをテストされる
。次に、半導体ウニ八−１をグイシソグ工程に送り、ブ
レードタイサー等により半導体ウェハーＪをダイシング
ライン３・・・に沿って切断し、第２図（Ａ）に示す個
々の半導体チップヱに分離する。図中５・・・はアルミ
ニウムの蒸着膜で形成された内部端子（ポンディングパ
ッド）である。なお、第２図（Ｉ３）に示すように、半
導体チップＬの表面にはポンディングパッド５の部分に
開孔窓を有するＰＳＧ （燐硅酸ガラス）等のパッシ
ベーション膜６が形成さノ１ている。このパッシベーシ
ョン膜６けウェハ一工程において半導体ウェハー人の全
面に形成されたものである。
ソート工程に送られ、個々のチップ領域に形成されたＬ
ＳＩ 回路等が正しく動作するか否かをテストされる
。次に、半導体ウニ八−１をグイシソグ工程に送り、ブ
レードタイサー等により半導体ウェハーＪをダイシング
ライン３・・・に沿って切断し、第２図（Ａ）に示す個
々の半導体チップヱに分離する。図中５・・・はアルミ
ニウムの蒸着膜で形成された内部端子（ポンディングパ
ッド）である。なお、第２図（Ｉ３）に示すように、半
導体チップＬの表面にはポンディングパッド５の部分に
開孔窓を有するＰＳＧ （燐硅酸ガラス）等のパッシ
ベーション膜６が形成さノ１ている。このパッシベーシ
ョン膜６けウェハ一工程において半導体ウェハー人の全
面に形成されたものである。
続いて、第２図の個々の半導体チップは組立工程に送ら
れ、第３図に示すような最終形態に組み立てられる。即
ち、まず半導体チップｆをマウント基板７上にマウント
しくグイボンディング）、半導体チツプユのポンディン
グパッドをＡμ、ＡＩ等のボンディングワイヤ８を介し
てマウント基板７の周囲に配設さ］ｔたリード９に接続
した後（ワイヤボンヂイング工程）、半導体チップＬお
よびワイヤボンギイング部分をエポキシ樹脂等のモール
ド樹脂層１θで気密封（ヒ１−（樹脂膜１ヒエ程）、更
にリード９・・・を所定方向に折り曲げて第３図の最終
製品を得る。
れ、第３図に示すような最終形態に組み立てられる。即
ち、まず半導体チップｆをマウント基板７上にマウント
しくグイボンディング）、半導体チツプユのポンディン
グパッドをＡμ、ＡＩ等のボンディングワイヤ８を介し
てマウント基板７の周囲に配設さ］ｔたリード９に接続
した後（ワイヤボンヂイング工程）、半導体チップＬお
よびワイヤボンギイング部分をエポキシ樹脂等のモール
ド樹脂層１θで気密封（ヒ１−（樹脂膜１ヒエ程）、更
にリード９・・・を所定方向に折り曲げて第３図の最終
製品を得る。
ところで、上記のようにして半導体装置を製造する際、
ウニハーニ程後の各工程においてパッシベーション膜６
に傷がイ］き易く、このためテスト歩留りの低下や耐温
性の低下、またダイナミックＲＡＭ等のメモリー装置で
はソフトエラーの発生といった問題が生じていた。
ウニハーニ程後の各工程においてパッシベーション膜６
に傷がイ］き易く、このためテスト歩留りの低下や耐温
性の低下、またダイナミックＲＡＭ等のメモリー装置で
はソフトエラーの発生といった問題が生じていた。
そこで、このような問題を防止するため、第４図に示す
ようにウェハ一工程を終了した半導体ウェハーのチップ
領域表面をポリイミド樹脂、エポキシ樹脂等の熱硬化性
樹脂膜パターン１１で被覆して保護する方法が用いられ
ている。この熱硬化性樹脂＋＋ｙパターン１１は主要な
内部回路十を覆い、その端縁が配線上に位置せずポンデ
ィングパッド５が露出されるようにプリント法、写真０
１１１刻法等によって形成される。
ようにウェハ一工程を終了した半導体ウェハーのチップ
領域表面をポリイミド樹脂、エポキシ樹脂等の熱硬化性
樹脂膜パターン１１で被覆して保護する方法が用いられ
ている。この熱硬化性樹脂＋＋ｙパターン１１は主要な
内部回路十を覆い、その端縁が配線上に位置せずポンデ
ィングパッド５が露出されるようにプリント法、写真０
１１１刻法等によって形成される。
ところが熱硬化性樹脂は硬化＋１４１の脱溶媒および架
橋反応により体積収縮を伴う。このため第４図の熱硬化
性樹脂膜パターン１１に被埒されたチップ領域表面には
該パターンＩＩの体枯収収に伴うストレスが加わり、内
部の素子は何等かの影響を受けることになる。特に写真
蝕刻法之二よって熱（１史化性樹脂膜パターン１１を形
成する従来の製造方法では、次の理由でこのストレスの
影響が顕著に現われ、装置の信頼性が低下性樹脂膜パタ
ーン１１を形成する方法を示１．ている。まず、第５図
（Ａｌに示すよ）うにバラ・シベーｖｒ３ン膜６で覆わ
れた半導体ウェハー刀の全面に熱硬化性樹脂膜１１′を
被着した後、熱硬化性樹脂膜パターン１１の形成予定部
上にレジストパターン１２を形成する。続いて、該レジ
ストパターンＩ２をマスクと１〜で熱硬化性樹脂膜１１
’を選択的にエツチングし、所定の領域を覆う熱硬化性
樹脂膜パターン１１を形成する（第５図（１３１図示）
。このときのエツチングは溶剤を用いて行なわれるため
、図示のようにパターン７７の端部にサイドエツチング
によるテーパ而が形成される。このようなテーパ而が形
成されると、熱硬化性樹脂パターン１１の体積収納によ
るストレスは図中矢印で示すようにＰＳＧ 膜６を垂的
方向に引と剥がす応力と［７て作用する。加えて、樹脂
膜パターンＩＩの端部はエツチングの際に一時膨潤りま
た後、再度収縮するため、上記の応力は更（二大きくな
る。その結果、この大きな応力によってＰＳＧｌ１６に
クラックを生じ、更にはその下のアルミニウム配線５８
，５２等ニまで悪影響が及び、信頼性が低下するもので
ある。
橋反応により体積収縮を伴う。このため第４図の熱硬化
性樹脂膜パターン１１に被埒されたチップ領域表面には
該パターンＩＩの体枯収収に伴うストレスが加わり、内
部の素子は何等かの影響を受けることになる。特に写真
蝕刻法之二よって熱（１史化性樹脂膜パターン１１を形
成する従来の製造方法では、次の理由でこのストレスの
影響が顕著に現われ、装置の信頼性が低下性樹脂膜パタ
ーン１１を形成する方法を示１．ている。まず、第５図
（Ａｌに示すよ）うにバラ・シベーｖｒ３ン膜６で覆わ
れた半導体ウェハー刀の全面に熱硬化性樹脂膜１１′を
被着した後、熱硬化性樹脂膜パターン１１の形成予定部
上にレジストパターン１２を形成する。続いて、該レジ
ストパターンＩ２をマスクと１〜で熱硬化性樹脂膜１１
’を選択的にエツチングし、所定の領域を覆う熱硬化性
樹脂膜パターン１１を形成する（第５図（１３１図示）
。このときのエツチングは溶剤を用いて行なわれるため
、図示のようにパターン７７の端部にサイドエツチング
によるテーパ而が形成される。このようなテーパ而が形
成されると、熱硬化性樹脂パターン１１の体積収納によ
るストレスは図中矢印で示すようにＰＳＧ 膜６を垂的
方向に引と剥がす応力と［７て作用する。加えて、樹脂
膜パターンＩＩの端部はエツチングの際に一時膨潤りま
た後、再度収縮するため、上記の応力は更（二大きくな
る。その結果、この大きな応力によってＰＳＧｌ１６に
クラックを生じ、更にはその下のアルミニウム配線５８
，５２等ニまで悪影響が及び、信頼性が低下するもので
ある。
なお、上記従来の方法で製造された半導体装置は製造さ
れた時点では異常がなくても、熱サイクルテスト等によ
り劣化が促進されるといった問題も生じることになる。
れた時点では異常がなくても、熱サイクルテスト等によ
り劣化が促進されるといった問題も生じることになる。
本発明は上記事情に鑑みてなされたもので、ウェハ一工
程を終了した半導体ウェハーのチップ領域表面を熱硬化
性樹脂膜パターンで保護すると共に、熱硬化性樹脂膜パ
ターンにより・チップ領域表面１６加わるストレスを緩
和し、信頼性の高い半導体装置を得ることができる製造
方法を提供するものである。
程を終了した半導体ウェハーのチップ領域表面を熱硬化
性樹脂膜パターンで保護すると共に、熱硬化性樹脂膜パ
ターンにより・チップ領域表面１６加わるストレスを緩
和し、信頼性の高い半導体装置を得ることができる製造
方法を提供するものである。
本発明は、ウェハ一工程を終了した段階で、半導体ウェ
ハーの所定領域上を憚う熱硬化性樹脂膜パターンを形成
する工程を具備１．た半導体装置の製造方法において、
反応性の酸素イオンによる方向性エツチングを用いて前
記熱硬化性樹脂膜パターンを形成することを特徴とする
ものである。
ハーの所定領域上を憚う熱硬化性樹脂膜パターンを形成
する工程を具備１．た半導体装置の製造方法において、
反応性の酸素イオンによる方向性エツチングを用いて前
記熱硬化性樹脂膜パターンを形成することを特徴とする
ものである。
本発明では熱硬化性樹脂膜パターン１１の形成に方向性
エツチングを用いているから→Ｆイドエツチングを生じ
ない。このため第６図に示すように前記樹脂膜パターン
の端面を略垂直に形成することができ、第５図（Ｂｌの
ようなテーパ而の形成を防止することができる。また、
反応性の酸素イオンによる樹脂膜１１’のエツチングは
、活性な酸素［−〇］がわ、１脂と反応Ｉ７てこれを灰
化するものであるから、樹脂１１Ｑパターン１１の膨潤
も生じない。従って、本発明によれは熱硬化性樹脂膜パ
ターンＩＩによるストレスは顕著に軽減され、信頼性の
高い半導体装置を得ることができる。
エツチングを用いているから→Ｆイドエツチングを生じ
ない。このため第６図に示すように前記樹脂膜パターン
の端面を略垂直に形成することができ、第５図（Ｂｌの
ようなテーパ而の形成を防止することができる。また、
反応性の酸素イオンによる樹脂膜１１’のエツチングは
、活性な酸素［−〇］がわ、１脂と反応Ｉ７てこれを灰
化するものであるから、樹脂１１Ｑパターン１１の膨潤
も生じない。従って、本発明によれは熱硬化性樹脂膜パ
ターンＩＩによるストレスは顕著に軽減され、信頼性の
高い半導体装置を得ることができる。
また、熱硬化性樹脂膜パターン１１によるストレスはそ
の端縁に集中する傾向があるため、このストレスが配線
層５． 、５２ にまで影響しないように、樹脂膜パ
ターン１１はその端縁を配線５１ ＋ ５２ 上から
離して形成される。そして、本発明によれば樹脂膜パタ
ーン１１の端面が垂直に形成されることから、従来より
もその端縁を配線５． 、５２ から離間させること
ができ、これによって装置の信頼性をより向上すること
ができる。
の端縁に集中する傾向があるため、このストレスが配線
層５． 、５２ にまで影響しないように、樹脂膜パ
ターン１１はその端縁を配線５１ ＋ ５２ 上から
離して形成される。そして、本発明によれば樹脂膜パタ
ーン１１の端面が垂直に形成されることから、従来より
もその端縁を配線５． 、５２ から離間させること
ができ、これによって装置の信頼性をより向上すること
ができる。
なお、第７図に示すように熱硬化性樹脂膜パターンＩＺ
はその周縁にスリットＩ３・・・を設けてその端縁を屈
曲させ、入り組んだ形状として形成するのが望ましい。
はその周縁にスリットＩ３・・・を設けてその端縁を屈
曲させ、入り組んだ形状として形成するのが望ましい。
これによって☆１ｊ１）縁の長り゛
さが延しされ、５亥端縁に集中するストレスを拡散させ
て低下することができ、信頼性は、更に向上する。
て低下することができ、信頼性は、更に向上する。
第６図に示１．たまうに、・クエハー上、ｌ、ｌｉｊ紮
綜了Ｉ７た半導体ウェハーＬの全面を覆うポリイミド樹
脂膜１１’を形成１７、これを酸素による反応Ｊｆ／ｌ
イオンエツチング（ＲＩ Ｉ＞ ）により歳択的にエツ
チングしてポリイミド樹脂１１ψパクーンｌｌを形成し
７て第４図の状態を得た。
綜了Ｉ７た半導体ウェハーＬの全面を覆うポリイミド樹
脂膜１１’を形成１７、これを酸素による反応Ｊｆ／ｌ
イオンエツチング（ＲＩ Ｉ＞ ）により歳択的にエツ
チングしてポリイミド樹脂１１ψパクーンｌｌを形成し
７て第４図の状態を得た。
続いてダイシング工程、ダイボンディング工程、ワイヤ
ボンディング工程、樹脂膜１）、工程等を常法通りに行
なって第３図の半導体装置を製造した。
ボンディング工程、樹脂膜１）、工程等を常法通りに行
なって第３図の半導体装置を製造した。
この実施例の製造方法により、ポリイミド樹脂膜パター
ン１１を溶媒による選択エツチングで形成１．た従来の
！Ｗｊ造方法よりも製造歩留りを亘先陀向上することが
できた。
ン１１を溶媒による選択エツチングで形成１．た従来の
！Ｗｊ造方法よりも製造歩留りを亘先陀向上することが
できた。
以上詳述したように、本発明によればウェハ一工程を終
了ｔ７た半導体ウェハーのチップ領域表面を熱硬化性樹
脂膜パターンで保護すると共に、熱硬化性樹脂膜パター
ンによるチップ領域表面が加わるストレスを緩和［７、
信頼性の高い半導体装置を得ることができる製造方法を
提供できるものである。
了ｔ７た半導体ウェハーのチップ領域表面を熱硬化性樹
脂膜パターンで保護すると共に、熱硬化性樹脂膜パター
ンによるチップ領域表面が加わるストレスを緩和［７、
信頼性の高い半導体装置を得ることができる製造方法を
提供できるものである。
第１図−ウェハ一工程終了後の半導体ウェハーを示す平
面図、第２図（Ａ）はダイシングにより得られた半導体
チップの平面図であり、第２図回はその１折面図、第３
図は組立て工程を経てイ（）らｈた半導体装置の最終製
品を示す断面図、第４図はウニハーニ程終了後セの半導
体ウェハ’−にチップ領域表面を保護するための熱硬化
性ｋ（→脂膜を形成した状態を示す平面図、１ア、５図
（Ａｌおよび（Ｂｌは従来の半導体装置の製造方法と上
の問題点を説明するための断面図、第６図は本発明の詳
細な説明するための断面図 ＠７図は本発明の望ましい
実施態様を示す平面図である。 Ｌ・・・半導体ウェハー ２・・・オリエンテーションフラット ３・・・ダイシングライン Ｌ・・・半導体チップ ５・・・ポンディングパッド ６・・・パッシベーション膜 ７・・・マウント基板 ８・・・リード ＩＯ・・・モールド樹脂層 ＩＩ・・・熱硬化性樹脂１１強パターン７１’・・・熱
硬化性樹脂膜 １２・・・レジストパターン Ｚ３・・・スリット
面図、第２図（Ａ）はダイシングにより得られた半導体
チップの平面図であり、第２図回はその１折面図、第３
図は組立て工程を経てイ（）らｈた半導体装置の最終製
品を示す断面図、第４図はウニハーニ程終了後セの半導
体ウェハ’−にチップ領域表面を保護するための熱硬化
性ｋ（→脂膜を形成した状態を示す平面図、１ア、５図
（Ａｌおよび（Ｂｌは従来の半導体装置の製造方法と上
の問題点を説明するための断面図、第６図は本発明の詳
細な説明するための断面図 ＠７図は本発明の望ましい
実施態様を示す平面図である。 Ｌ・・・半導体ウェハー ２・・・オリエンテーションフラット ３・・・ダイシングライン Ｌ・・・半導体チップ ５・・・ポンディングパッド ６・・・パッシベーション膜 ７・・・マウント基板 ８・・・リード ＩＯ・・・モールド樹脂層 ＩＩ・・・熱硬化性樹脂１１強パターン７１’・・・熱
硬化性樹脂膜 １２・・・レジストパターン Ｚ３・・・スリット
Claims (4)
- （１） ウニハーニ程を終了した段階で半導体ウェハ
ーの所定領域上を覆う熱硬化性樹脂膜パターンを形成す
る工程を具備した半導体装置の製造方法において、反応
性のイオンによる方向性エツチングを用いて前記熱硬化
性樹脂膜パターンを形成することを特徴とする半導体装
置の製造方法。 - （２）前記熱硬化性樹脂膜パターンをその端縁が配線パ
ターン上に位置ｊ７ないように形成することを特徴とす
る特許請求の範囲第（１）項記載の半縛体装置の製造方
法。 - （３）前記熱硬化性樹脂膜パターンをその端縁が屈曲し
て入り組んだ形状に形成することを特徴とする特許請求
の範囲第（１）項または第（２）項記載の半導体装置の
製造方法。 - （４）前記熱硬化性樹脂膜パターンの形成に反応性イオ
ンエツチングを用いることを特徴とする特許請求の範囲
第（１）項、第（２）項または第（３）項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1398083A JPS59150447A (ja) | 1983-01-31 | 1983-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1398083A JPS59150447A (ja) | 1983-01-31 | 1983-01-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59150447A true JPS59150447A (ja) | 1984-08-28 |
Family
ID=11848367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1398083A Pending JPS59150447A (ja) | 1983-01-31 | 1983-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59150447A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154066A (ja) * | 1974-05-31 | 1975-12-11 | ||
| JPS51102568A (ja) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | Handotaisochi |
-
1983
- 1983-01-31 JP JP1398083A patent/JPS59150447A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154066A (ja) * | 1974-05-31 | 1975-12-11 | ||
| JPS51102568A (ja) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | Handotaisochi |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863757B2 (en) | Methods and systems for packaging integrated circuits | |
| US7163843B2 (en) | Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same | |
| US7193301B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN100367451C (zh) | 半导体装置及其制造方法 | |
| TW201639091A (zh) | 具有不連續聚合物層之扇出型堆疊式封裝結構 | |
| IT8322982A1 (it) | Dispositivo elettronico includente una piastrina comprendente un substrato ed una struttura di collegamento elettrico formata su una superficie maggiore del substrato e costituita da una pellicola elettricamente isolante e da uno strato di collegamento metallico | |
| US5171716A (en) | Method of manufacturing semiconductor device with reduced packaging stress | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| EP0275588A1 (en) | Method of fabricating a semiconductor device with reduced packaging stress | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| US6278618B1 (en) | Substrate strips for use in integrated circuit packaging | |
| US5045918A (en) | Semiconductor device with reduced packaging stress | |
| JPH0936166A (ja) | ボンディングパッド及び半導体装置 | |
| CN101207103B (zh) | 半导体封装元件及其制造方法 | |
| JPS59150447A (ja) | 半導体装置の製造方法 | |
| JPH08153833A (ja) | 半導体装置の製造方法 | |
| WO2023231617A1 (zh) | 半导体结构的板级封装方法 | |
| US7183655B2 (en) | Packaged semiconductor device | |
| JPS63216352A (ja) | 半導体装置の製造方法 | |
| JPH0563112A (ja) | 半導体装置 | |
| US20230411170A1 (en) | Integrated circuit having a routable leadframe | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JPH05326618A (ja) | 半導体装置 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH0520901B2 (ja) |