JPS5916403B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS5916403B2 JPS5916403B2 JP10616275A JP10616275A JPS5916403B2 JP S5916403 B2 JPS5916403 B2 JP S5916403B2 JP 10616275 A JP10616275 A JP 10616275A JP 10616275 A JP10616275 A JP 10616275A JP S5916403 B2 JPS5916403 B2 JP S5916403B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wafer
- etched
- etching solution
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
この発明は半導体素子の製造方法に関し、とくに半導体
インゴットから切断されて形成されたウェハの平行度が
十分でない場合にも良好なPN接合が形成できる製造方
法を提供するものである。
インゴットから切断されて形成されたウェハの平行度が
十分でない場合にも良好なPN接合が形成できる製造方
法を提供するものである。
PN接合は半導体素子の構造上の中枢部を形成するもの
であつて、このPN接合は、半導体基板への不純物の添
加とその濃度制御とによつて形成されるが、それぞれの
目的に合致した不純物濃度が得られる物質を選定し、そ
の物質を半導体結晶中に導入する最適の方法を選ばなけ
ればならない。このような半導体素子の製作を目的とし
たPN接合の作り方としては、拡散法、合金法、エピタ
キシャル成長法、イオン注入法等があつて、どの方法に
よるかは半導体装置の機能や形状や使用法な5 どによ
つてきめられるものである。何れの方法についても共通
して云えることは、基板となるシリコンなどの半導体の
最初の素材であるウェハができるだけ良好な平行度・平
面度をもつことが必要であつて、これなくしては良好な
0 特性を有する半導体装置を歩留よく製造することは
むつかしい。
であつて、このPN接合は、半導体基板への不純物の添
加とその濃度制御とによつて形成されるが、それぞれの
目的に合致した不純物濃度が得られる物質を選定し、そ
の物質を半導体結晶中に導入する最適の方法を選ばなけ
ればならない。このような半導体素子の製作を目的とし
たPN接合の作り方としては、拡散法、合金法、エピタ
キシャル成長法、イオン注入法等があつて、どの方法に
よるかは半導体装置の機能や形状や使用法な5 どによ
つてきめられるものである。何れの方法についても共通
して云えることは、基板となるシリコンなどの半導体の
最初の素材であるウェハができるだけ良好な平行度・平
面度をもつことが必要であつて、これなくしては良好な
0 特性を有する半導体装置を歩留よく製造することは
むつかしい。
そのためにインゴットを切断して作られた半導体ウエ・
・に機械的研摩又は化学的エッチングあるいは両者を組
みあわせた研摩を行なつてできるだけ良好な平行度や平
面度を出してい’5 る。このようにして得られるウェ
ハの平行度・平面度の許容範囲は半導体装置の種類によ
つてそれぞれ異なるものであり、その目的に応じてそれ
ぞれの範囲内におさまるように適当な方法がとられて−
0いる。
・に機械的研摩又は化学的エッチングあるいは両者を組
みあわせた研摩を行なつてできるだけ良好な平行度や平
面度を出してい’5 る。このようにして得られるウェ
ハの平行度・平面度の許容範囲は半導体装置の種類によ
つてそれぞれ異なるものであり、その目的に応じてそれ
ぞれの範囲内におさまるように適当な方法がとられて−
0いる。
たとえば不純物高濃度拡散を行なう高耐圧大電流用サイ
リスタに用いられる半導体素子は他のものに比べて大径
のウェハで作られるが、このウェハの平行度を出すこと
は小径のものに比べて困難で、したがつて所望の機能特
性を効率よく出■5 すことはなかなかむつかしいもの
である。すなわち第1図Aに示すようにシリコンインゴ
ットを切断してウェハを形成し、表面をエッチングして
後拡散工程をほどこして第1図Bに示すようにPNP層
の形成されたウェハを得る。次いで第1図Cに■0 示
すように第2接合側のウェハ表面を研摩する。このとき
もし最初のウェハ形成時に第1図Aにみられるように平
行度がよくないと、その平行度がそのまま拡散層の平行
度となつてしまう。次いで第1図Dに示すように合金接
合を行なつてN’f層ゞ5 を形成させる。このとき第
2接合と第3接合との幅は図のa、bのように一様でな
くなる。サイリスタのオン・オフ機構は第2接合と第3
接合間の幅、すなわちPベース層の幅に大きく依存して
いるために、このようにPベース層の幅が一様にできな
ければ、頓方向阻止電圧とかゲート特性などのサイリス
タの特性が悪くなり、サイリスタとしての機能がそこな
われるものである。このようなことのおこらないように
、化学薬品によるウエハ表面のエツチングを行なうとき
、たとえばふつ酸ど硝酸との混合液などのエツチング液
を用いて直径60mのシリコンウエハ?片面を50μエ
ツチングするときは、ウエハの中央部の方が周辺部より
も6〜8μうすくなり、上述のサイリスタの特性に影響
をあたえるものである。
リスタに用いられる半導体素子は他のものに比べて大径
のウェハで作られるが、このウェハの平行度を出すこと
は小径のものに比べて困難で、したがつて所望の機能特
性を効率よく出■5 すことはなかなかむつかしいもの
である。すなわち第1図Aに示すようにシリコンインゴ
ットを切断してウェハを形成し、表面をエッチングして
後拡散工程をほどこして第1図Bに示すようにPNP層
の形成されたウェハを得る。次いで第1図Cに■0 示
すように第2接合側のウェハ表面を研摩する。このとき
もし最初のウェハ形成時に第1図Aにみられるように平
行度がよくないと、その平行度がそのまま拡散層の平行
度となつてしまう。次いで第1図Dに示すように合金接
合を行なつてN’f層ゞ5 を形成させる。このとき第
2接合と第3接合との幅は図のa、bのように一様でな
くなる。サイリスタのオン・オフ機構は第2接合と第3
接合間の幅、すなわちPベース層の幅に大きく依存して
いるために、このようにPベース層の幅が一様にできな
ければ、頓方向阻止電圧とかゲート特性などのサイリス
タの特性が悪くなり、サイリスタとしての機能がそこな
われるものである。このようなことのおこらないように
、化学薬品によるウエハ表面のエツチングを行なうとき
、たとえばふつ酸ど硝酸との混合液などのエツチング液
を用いて直径60mのシリコンウエハ?片面を50μエ
ツチングするときは、ウエハの中央部の方が周辺部より
も6〜8μうすくなり、上述のサイリスタの特性に影響
をあたえるものである。
この発明はこのような不具合な点が生じないように、平
行度のよくない半導体ウエハにおいても良好な平面度を
もち所望のPN接合が得られるように拡散層の形成され
た半導体ウエハをエツチングする半導体素子の製造方法
を提供するものである。すなわちふつ酸と硝酸との混酸
よりなるエツチング液で先ず所望のエツチング量の85
〜900/6をエツチングし、次いでふつ酸、硝酸なら
びに氷酢酸よりなるエツチング液で残りの15〜10%
をエッチングした半導体ウエハにPN接合を形成させて
特性のよい半導体装置を形成する。
行度のよくない半導体ウエハにおいても良好な平面度を
もち所望のPN接合が得られるように拡散層の形成され
た半導体ウエハをエツチングする半導体素子の製造方法
を提供するものである。すなわちふつ酸と硝酸との混酸
よりなるエツチング液で先ず所望のエツチング量の85
〜900/6をエツチングし、次いでふつ酸、硝酸なら
びに氷酢酸よりなるエツチング液で残りの15〜10%
をエッチングした半導体ウエハにPN接合を形成させて
特性のよい半導体装置を形成する。
この発明の実施例を以下説明する。
第2図Aに示す平行度のよくないシリコンウエ・・(N
型)に拡散工程を経て第2図Bに示す両側にP層が形成
されたPNPウエハを得る。このとき最初のウエ・・の
平行度が十分でないため中央のN型層の厚さは図にみら
れるように〒様でない。次いで合金法+によつてウエハ
表面のP層中にN層を形成させる前に、このウエハに表
面処理をほどこす。
型)に拡散工程を経て第2図Bに示す両側にP層が形成
されたPNPウエハを得る。このとき最初のウエ・・の
平行度が十分でないため中央のN型層の厚さは図にみら
れるように〒様でない。次いで合金法+によつてウエハ
表面のP層中にN層を形成させる前に、このウエハに表
面処理をほどこす。
すなわち第1のエツチング液としてふつ酸1000cc
に硝酸31ccの混酸を用い、第2のエツチング液とし
てふつ酸100CC1硝酸300ccに氷酢酸200c
cを加えた混酸を用いてエツチングし、第2図Cに示す
ウエハを得る。上記第1のエツチング液はエツチングす
る速さが大で、かつウエハの中央部がはやくエツチング
され、周辺部はおそくなり、いわゆるなべ底の形状にウ
エハをエツチングするものであり、また第2のエツチン
グ液はエツチングする速さがおそく仕上げエツチング用
と考えられ、ウエハの中央部がおそくエツチングされ周
辺部がはやくなり、いわゆる山型のような形状にウエハ
をエツチングするものである。たとえばN+層を形成さ
せて第3接合を作るP層の厚さが150μあり、これを
うすくさせて約100μにするときには、先ず上述の第
1のエツチング液を用いて約40μエツチングし、次い
で第2のエツチング液を用いてさらにエツチングをすす
め表面からのエツチング量を均一にし、上記P層の厚さ
を所望のものにする。従来のウエハ表面のエツチング処
理のときにはウエハの周辺部が中央部よりも6〜8μ高
くなつていたのに比べ、この発明の方法によると、この
差がちぢまつて士1μの幅におさまり平面度は格段によ
くなつた。さらに第2図Dに示すように表面のP層に合
金法によつてN+層を形成させる。この場合Pベース層
の幅は従来の一様でなかつたものに比べきわめて良くな
り、Pベース層の幅が一定となつた。このようにPN接
合が形成されることになつて特性がそこなわれることは
ない。上述のようにエツチングするとき、第1のエツチ
ング液によるエツチング量が85%より少なくしたがつ
て、第2のエツチング液によるエツチング量が15%よ
り多いとウエハ表面の平面度は山型となり、また第1の
エッチング液によるエツチング量が90%より多く、し
たがつて第2のエッチング液によるエツチング量が10
%より少ないとウエハ表面の平面度はなべ底型となる。
に硝酸31ccの混酸を用い、第2のエツチング液とし
てふつ酸100CC1硝酸300ccに氷酢酸200c
cを加えた混酸を用いてエツチングし、第2図Cに示す
ウエハを得る。上記第1のエツチング液はエツチングす
る速さが大で、かつウエハの中央部がはやくエツチング
され、周辺部はおそくなり、いわゆるなべ底の形状にウ
エハをエツチングするものであり、また第2のエツチン
グ液はエツチングする速さがおそく仕上げエツチング用
と考えられ、ウエハの中央部がおそくエツチングされ周
辺部がはやくなり、いわゆる山型のような形状にウエハ
をエツチングするものである。たとえばN+層を形成さ
せて第3接合を作るP層の厚さが150μあり、これを
うすくさせて約100μにするときには、先ず上述の第
1のエツチング液を用いて約40μエツチングし、次い
で第2のエツチング液を用いてさらにエツチングをすす
め表面からのエツチング量を均一にし、上記P層の厚さ
を所望のものにする。従来のウエハ表面のエツチング処
理のときにはウエハの周辺部が中央部よりも6〜8μ高
くなつていたのに比べ、この発明の方法によると、この
差がちぢまつて士1μの幅におさまり平面度は格段によ
くなつた。さらに第2図Dに示すように表面のP層に合
金法によつてN+層を形成させる。この場合Pベース層
の幅は従来の一様でなかつたものに比べきわめて良くな
り、Pベース層の幅が一定となつた。このようにPN接
合が形成されることになつて特性がそこなわれることは
ない。上述のようにエツチングするとき、第1のエツチ
ング液によるエツチング量が85%より少なくしたがつ
て、第2のエツチング液によるエツチング量が15%よ
り多いとウエハ表面の平面度は山型となり、また第1の
エッチング液によるエツチング量が90%より多く、し
たがつて第2のエッチング液によるエツチング量が10
%より少ないとウエハ表面の平面度はなべ底型となる。
このように所要のエツチング量の85〜90%を第1の
エッチング液でエッチングし、これよりもエツチング速
さのおそい第2のエツチング液を仕上げ用として使用し
、残りの15〜10%をエツチングすることによつてウ
エハ表面のきわめて良好な平面度が得られるものである
。
エッチング液でエッチングし、これよりもエツチング速
さのおそい第2のエツチング液を仕上げ用として使用し
、残りの15〜10%をエツチングすることによつてウ
エハ表面のきわめて良好な平面度が得られるものである
。
このウエハに所望のPN接合を形成させ、これを用いて
特性のよい半導体装置が得られるものである。すなわち
ウエハの平面度が向上したものを用いたことにより、た
とえば上記に述べたサイリスタについてみれば(1)1
1I方向電圧降下については、同程度の頓方向耐圧を得
るためにはPベース層の一番うすい所を同じ厚さにする
必要があり、従来方法ではウエハの周辺部が厚くなるた
め頓方向電圧降下が15〜30q6高くなり、その分だ
け定格電流値が下がつていたがこのようなことはなくな
つた。
特性のよい半導体装置が得られるものである。すなわち
ウエハの平面度が向上したものを用いたことにより、た
とえば上記に述べたサイリスタについてみれば(1)1
1I方向電圧降下については、同程度の頓方向耐圧を得
るためにはPベース層の一番うすい所を同じ厚さにする
必要があり、従来方法ではウエハの周辺部が厚くなるた
め頓方向電圧降下が15〜30q6高くなり、その分だ
け定格電流値が下がつていたがこのようなことはなくな
つた。
(2)ゲートトリカー電流および電圧については、上記
と同じくウエハの周辺部・すなわちカソード電極の近傍
にゲート電極をとりつけるサイリスタではゲート電流の
有効成分が小さくなり、トリカー電流、トリカー電圧が
数倍に上昇し、場合によつては点弧しない素子があられ
れることもあつたが、これらが改善された。(3)Di
/Dtについては、Pベース層がうすく出来るというこ
とにより、サイリスタの点弧広がり速度をはやくできる
ことになり、Di/Dt耐量の特性が著しく向上した。
と同じくウエハの周辺部・すなわちカソード電極の近傍
にゲート電極をとりつけるサイリスタではゲート電流の
有効成分が小さくなり、トリカー電流、トリカー電圧が
数倍に上昇し、場合によつては点弧しない素子があられ
れることもあつたが、これらが改善された。(3)Di
/Dtについては、Pベース層がうすく出来るというこ
とにより、サイリスタの点弧広がり速度をはやくできる
ことになり、Di/Dt耐量の特性が著しく向上した。
(4) DV/Dtについては、大電流容量のサイリス
タを得るために頓電圧降下を小さくする必要があり、そ
のためPベース層をうすくしているが、必要以上にうす
く出来ないので、この発明の方法によつて均一なPベー
ス層を取り、大きいd/Dtが得られている。
タを得るために頓電圧降下を小さくする必要があり、そ
のためPベース層をうすくしているが、必要以上にうす
く出来ないので、この発明の方法によつて均一なPベー
ス層を取り、大きいd/Dtが得られている。
径60mのウエハのときには同一定格の電圧・電流を得
るためには従来の方法によると、DV/Dtは50〜2
00V/Itsであるのに対して、この発明の方法によ
ると600〜1000/μsのものが得られた。上述し
たこの発明のエツチング方法は種々の研摩後のエツチン
グ作業にも適用して同じような効果を示すことは云うま
でもなく、また第1および第2のエツチング液のそれぞ
れの成分の割合は上記したものに限ることなく、適当な
成分の割合にて形成されエツチング液が用いられること
勿論である。
るためには従来の方法によると、DV/Dtは50〜2
00V/Itsであるのに対して、この発明の方法によ
ると600〜1000/μsのものが得られた。上述し
たこの発明のエツチング方法は種々の研摩後のエツチン
グ作業にも適用して同じような効果を示すことは云うま
でもなく、また第1および第2のエツチング液のそれぞ
れの成分の割合は上記したものに限ることなく、適当な
成分の割合にて形成されエツチング液が用いられること
勿論である。
第1図は従来のシリコンウエハに拡散および合金法によ
りPN接合を形成する工程図、第2図はこの発明の方法
による同じくPN接合を形成する工程図である。
りPN接合を形成する工程図、第2図はこの発明の方法
による同じくPN接合を形成する工程図である。
Claims (1)
- 1 表面から均一の厚さに形成された拡散層を有する半
導体ウェハの表面をふつ酸と硝酸よりなるエッチング液
を用いて先ず所要のエッチング量の85〜90%をウェ
ハの中央部が周辺部よりはやくエッチングされるように
エッチングする工程と、次いでふつ酸、硝酸および氷酢
酸よりなるエッチング液を用いてエッチング量の残りの
15〜10%をウェハの周辺部が中央部よりはやくエッ
チングされるようにエッチングする工程とを具備し、表
面からのエッチング量を均一にすることを特徴とする半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10616275A JPS5916403B2 (ja) | 1975-09-02 | 1975-09-02 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10616275A JPS5916403B2 (ja) | 1975-09-02 | 1975-09-02 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5230173A JPS5230173A (en) | 1977-03-07 |
| JPS5916403B2 true JPS5916403B2 (ja) | 1984-04-16 |
Family
ID=14426576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10616275A Expired JPS5916403B2 (ja) | 1975-09-02 | 1975-09-02 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916403B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373901A (ja) * | 1986-09-16 | 1988-04-04 | 株式会社 パテイネ商会 | 靴 |
-
1975
- 1975-09-02 JP JP10616275A patent/JPS5916403B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373901A (ja) * | 1986-09-16 | 1988-04-04 | 株式会社 パテイネ商会 | 靴 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5230173A (en) | 1977-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4290830A (en) | Method of selectively diffusing aluminium into a silicon semiconductor substrate | |
| US3988764A (en) | Deep diode solid state inductor coil | |
| JPH0222869A (ja) | 対称阻止高降伏電圧半導体デバイスとその製造方法 | |
| US3988771A (en) | Spatial control of lifetime in semiconductor device | |
| US3280391A (en) | High frequency transistors | |
| US3538401A (en) | Drift field thyristor | |
| US2967344A (en) | Semiconductor devices | |
| US3988762A (en) | Minority carrier isolation barriers for semiconductor devices | |
| US3445735A (en) | High speed controlled rectifiers with deep level dopants | |
| US3777227A (en) | Double diffused high voltage, high current npn transistor | |
| US4056415A (en) | Method for providing electrical isolating material in selected regions of a semiconductive material | |
| US4029542A (en) | Method for sloping the sidewalls of multilayer P+ PN+ junction mesa structures | |
| US4040171A (en) | Deep diode zeners | |
| US3988760A (en) | Deep diode bilateral semiconductor switch | |
| GB1569777A (en) | Semiconductor device manufacture | |
| JPS5916403B2 (ja) | 半導体素子の製造方法 | |
| US3279963A (en) | Fabrication of semiconductor devices | |
| US3988772A (en) | Current isolation means for integrated power devices | |
| US4032364A (en) | Deep diode silicon controlled rectifier | |
| US4031607A (en) | Minority carrier isolation barriers for semiconductor devices | |
| US3534232A (en) | Semiconductor device with areal pn-junction | |
| JPS5821342A (ja) | 半導体装置 | |
| US3771028A (en) | High gain, low saturation transistor | |
| US3311963A (en) | Production of semiconductor elements by the diffusion process | |
| US3988768A (en) | Deep diode silicon controlled rectifier |