JPS5917759A - 分周波同期検波器 - Google Patents
分周波同期検波器Info
- Publication number
- JPS5917759A JPS5917759A JP12719182A JP12719182A JPS5917759A JP S5917759 A JPS5917759 A JP S5917759A JP 12719182 A JP12719182 A JP 12719182A JP 12719182 A JP12719182 A JP 12719182A JP S5917759 A JPS5917759 A JP S5917759A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- modulated wave
- output
- reference carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
- H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、ディジタル集積回路化に適した分周波同期検
波器に関するものである。
波器に関するものである。
従来、無線通信でディジタル伝送を行う場合には、位相
シフト・キーイングや周波数シフト・キーイングなどの
ディジタル角度変調方式がよく用いられており、これら
のデジイタル変調波を低い誤り率で復調するためには、
同期検波器が有効であることが知られている。
シフト・キーイングや周波数シフト・キーイングなどの
ディジタル角度変調方式がよく用いられており、これら
のデジイタル変調波を低い誤り率で復調するためには、
同期検波器が有効であることが知られている。
第１図はこのような従来例の同期検波器、特にディジタ
ル論理素子で構成され、集積回路化に適した同期検波器
の回路図を示すものである。
ル論理素子で構成され、集積回路化に適した同期検波器
の回路図を示すものである。
この同期検波器は、２相位相変調波を検波するヰ★波器
であり、検波出力を得るために基準位相搬送波を用いて
変調波のサンプリング・ホールドを行うように構成され
ており、その基準搬送波はコスタス・ループで再生され
ている。
であり、検波出力を得るために基準位相搬送波を用いて
変調波のサンプリング・ホールドを行うように構成され
ており、その基準搬送波はコスタス・ループで再生され
ている。
この同期検波器では、入力変調波ν５（１１は入力端子
■を介してＤ形フリップ・フロップ１．２のＤ端子に加
えられる。このＤ形フリップ・フロップ■、２は、その
Ｔ端子に位相が入力変調波Ｖｓ（ｔｌの搬送波周波数の
Ｏｏと一９０°とに一致する再生基準搬送波がそれぞれ
入力されており、このＴ端子への入力信号の立上り時点
で、Ｄ端子へ入力した入力変調波Ｖｓ（ｔｌをサンプリ
ングしてこれをＱ端子に送り、次の立上り時点までホー
ルドするように作用するものであり、これにより、検波
器出力端子０１には２値検波出力を得ことができる。
■を介してＤ形フリップ・フロップ１．２のＤ端子に加
えられる。このＤ形フリップ・フロップ■、２は、その
Ｔ端子に位相が入力変調波Ｖｓ（ｔｌの搬送波周波数の
Ｏｏと一９０°とに一致する再生基準搬送波がそれぞれ
入力されており、このＴ端子への入力信号の立上り時点
で、Ｄ端子へ入力した入力変調波Ｖｓ（ｔｌをサンプリ
ングしてこれをＱ端子に送り、次の立上り時点までホー
ルドするように作用するものであり、これにより、検波
器出力端子０１には２値検波出力を得ことができる。
再生基準搬送波を得るためのコスタス・ループは、Ｄ形
フリップ・フロップ１．２のＱ端子出力を排他的論理和
回路３にそれぞれ導き、この排他的論理和回路３の出力
をループ・フィルタ４を介してマルチ・パイブレーク５
に導き、さらにマルチ・パイブレーク５の出力をＤ形フ
リップ・フロップ６．７による４分周回路を介してＤ形
フリップ・フロップｌ、２のＴ端子に導くことにより構
成される。ループ・フィルタ４は人力変調波Ｖｓ（ｔｌ
の搬送波位相と再生基準搬送波の位相との差に比例した
直流電圧を抽出するものであり、この直流電圧はマルチ
・パイブレーク５に制御電圧として入力される。マルチ
・パイブレーク５０発振出力の周波数は、人力変調波Ｖ
ｓ（ｔｌの搬送波周波数ｆＣの４倍、すなわち４ｆｃと
なり、この発振出力はＤ形フリップ・フロップ６．７に
より４分周されて周波数ｆＣの再生基準搬送波となる。
フリップ・フロップ１．２のＱ端子出力を排他的論理和
回路３にそれぞれ導き、この排他的論理和回路３の出力
をループ・フィルタ４を介してマルチ・パイブレーク５
に導き、さらにマルチ・パイブレーク５の出力をＤ形フ
リップ・フロップ６．７による４分周回路を介してＤ形
フリップ・フロップｌ、２のＴ端子に導くことにより構
成される。ループ・フィルタ４は人力変調波Ｖｓ（ｔｌ
の搬送波位相と再生基準搬送波の位相との差に比例した
直流電圧を抽出するものであり、この直流電圧はマルチ
・パイブレーク５に制御電圧として入力される。マルチ
・パイブレーク５０発振出力の周波数は、人力変調波Ｖ
ｓ（ｔｌの搬送波周波数ｆＣの４倍、すなわち４ｆｃと
なり、この発振出力はＤ形フリップ・フロップ６．７に
より４分周されて周波数ｆＣの再生基準搬送波となる。
以上は、２位相変調波に対する検波器について述べたが
、変調指数０．５のディジタルＦＭ （ＭＳＫ ： Ｍ
ｉｎｉ＋＋＋ｕｍ ｆｒｅｑｕｅｎｃｙ ５ｈｉｆｔ
Ｋｅｙｉｎｇ）についても同様な同期検波器で検波でき
る。ただしこの場合には、コスタス・ループの排他的論
理和回路３とループ・フィルタ４との間に第２図に示す
ような第２の排他的論理和回路８を付加する必要があり
、この排他的論理和回路８の入力端子の一方には周波数
ｆｂの再生クロックを２分周した信号が入力される。こ
のようなコスタス・ループにすることにより、出力端子
０１と０２とにはＭＳＫの同相成分と直交成分のヰ★波
出カシ１（ｔｌとνｑ（ｔｌとが得られる。
、変調指数０．５のディジタルＦＭ （ＭＳＫ ： Ｍ
ｉｎｉ＋＋＋ｕｍ ｆｒｅｑｕｅｎｃｙ ５ｈｉｆｔ
Ｋｅｙｉｎｇ）についても同様な同期検波器で検波でき
る。ただしこの場合には、コスタス・ループの排他的論
理和回路３とループ・フィルタ４との間に第２図に示す
ような第２の排他的論理和回路８を付加する必要があり
、この排他的論理和回路８の入力端子の一方には周波数
ｆｂの再生クロックを２分周した信号が入力される。こ
のようなコスタス・ループにすることにより、出力端子
０１と０２とにはＭＳＫの同相成分と直交成分のヰ★波
出カシ１（ｔｌとνｑ（ｔｌとが得られる。
以上に説明した従来の同期検波方式では、互いに直交す
る基￥−ＩＮ送波を得るためにマルチ・ハイブレーク５
の発振周波数を４ｒｃとする必要がある。このようにマ
ルチ・パイブレーク５の発振周波数が高くなると、マル
チ・パイブレーク５、Ｄ形フリップ・フロップ６．７に
おける消費電力が増加して低消費電力化が難しくなり、
また周波数設定誤差が増して設計が一般に難しくなる欠
点がある。
る基￥−ＩＮ送波を得るためにマルチ・ハイブレーク５
の発振周波数を４ｒｃとする必要がある。このようにマ
ルチ・パイブレーク５の発振周波数が高くなると、マル
チ・パイブレーク５、Ｄ形フリップ・フロップ６．７に
おける消費電力が増加して低消費電力化が難しくなり、
また周波数設定誤差が増して設計が一般に難しくなる欠
点がある。
本発明は、上述した欠点を解決するものであり、回路の
消費電力を低減するとともに、製造時における発振回路
の周波数設定誤差を低減できる構成の分周波同期検波器
を提供することを目的とする。
消費電力を低減するとともに、製造時における発振回路
の周波数設定誤差を低減できる構成の分周波同期検波器
を提供することを目的とする。
本発明は、搬送波再生回路で再生される基準搬送波の周
波数を人力変調波の搬送波周波数の奇数分の１にしたこ
とを特徴とする。
波数を人力変調波の搬送波周波数の奇数分の１にしたこ
とを特徴とする。
以下、本発明を図面に基づいて説明する。
第３図は本発明実施例の分周波同期検波器の回路図を示
すものであり、この検波器は２相位相変調波を検波する
ためのものである。
すものであり、この検波器は２相位相変調波を検波する
ためのものである。
第３図において、入力変調波Ｖｓ（を目よ入力端子■を
介してＤ形フリップ・フロップ１１．１２のＤ端子に入
力し、このＤ形フリップ・フロップ１１．１２のＱ端子
は出力端子０１１．０１２に接続される。
介してＤ形フリップ・フロップ１１．１２のＤ端子に入
力し、このＤ形フリップ・フロップ１１．１２のＱ端子
は出力端子０１１．０１２に接続される。
基／＄搬送波を得るためのコスタス・ループは、Ｄ形フ
リップ・フロップＩＩ、１２の（ＩＭ子出出力排他的論
理和回路１３にそれぞれ導き、この排他的論捏和回路１
３の出力をループ・フィルタ１４を介してマルチ・ハイ
ブレーク１５に導き、さらにマルチ・パイブレーク１５
の出力をＤ形フリップ・フロップ１６．１７で構成され
る４分周回路に導き、この４分周回路の一９０°出力を
反転回路１８を介してＤ形フリップ・フロップ１２の′
Ｆ端子に、またＯ°出力をＤ形フリップ・フロップ１１
のＴ端子にそれぞれ導くことにより構成される。
リップ・フロップＩＩ、１２の（ＩＭ子出出力排他的論
理和回路１３にそれぞれ導き、この排他的論捏和回路１
３の出力をループ・フィルタ１４を介してマルチ・ハイ
ブレーク１５に導き、さらにマルチ・パイブレーク１５
の出力をＤ形フリップ・フロップ１６．１７で構成され
る４分周回路に導き、この４分周回路の一９０°出力を
反転回路１８を介してＤ形フリップ・フロップ１２の′
Ｆ端子に、またＯ°出力をＤ形フリップ・フロップ１１
のＴ端子にそれぞれ導くことにより構成される。
このコスタス・ループにおいては、マルチ・ハイブレー
ク１５の発振周波数は、前記した従来例の３分の１、す
なわち、入力変調波Ｖｓ（ｔ）の１般送波周波数ｆｃの
４／３に設定される。したがって、Ｄ形フリップ・フロ
ップ１１．１２のＴ端子に入力される基準搬送波の周波
数ｒｒは、４分周回路を介することにより、 ｆ ｒ ＝ ｆ ｃ ／ ３ となる。４分周回路の出力としては、位相が入力変調波
Ｖｓ（ｔｌの搬送波周波数のＯｏと一９０°とにそれぞ
れ一致する基準搬送波が得られるが、位相が一９０°の
基準搬送波は反転回路１８により＋９０゛の位相に変換
されてＤ形フリップ・フロップ１２に導かれる。
ク１５の発振周波数は、前記した従来例の３分の１、す
なわち、入力変調波Ｖｓ（ｔ）の１般送波周波数ｆｃの
４／３に設定される。したがって、Ｄ形フリップ・フロ
ップ１１．１２のＴ端子に入力される基準搬送波の周波
数ｒｒは、４分周回路を介することにより、 ｆ ｒ ＝ ｆ ｃ ／ ３ となる。４分周回路の出力としては、位相が入力変調波
Ｖｓ（ｔｌの搬送波周波数のＯｏと一９０°とにそれぞ
れ一致する基準搬送波が得られるが、位相が一９０°の
基準搬送波は反転回路１８により＋９０゛の位相に変換
されてＤ形フリップ・フロップ１２に導かれる。
次に本実施例検波器の動作を説明する。
第４図は本実施例検波器の動作を説明するための基準搬
送波の波形図である。
送波の波形図である。
第４図中のｆａ）は、従来の同期検波器のコスタスルー
プにより再生された基準搬送波の波形を示すものである
。この基準搬送波は、その位相が０゜と−９０°のもの
について示されており、その周波数ｆｒは受信された入
力変調波Ｖｓ（ｔ）の搬送波周波数ｒｃと等しくなって
いる。
プにより再生された基準搬送波の波形を示すものである
。この基準搬送波は、その位相が０゜と−９０°のもの
について示されており、その周波数ｆｒは受信された入
力変調波Ｖｓ（ｔ）の搬送波周波数ｒｃと等しくなって
いる。
また、（ｂｌは、本発明による分周波同期検波器のコス
タス・ループで再生された基準搬送波を示すものであり
、４分周回路出力のＯｏと一９０°の位相のものと、反
転回路１８を介した＋９０°の位相のものとを示しであ
る。この基準搬送波の周波数ｆｒは従来の３分の１、す
なわち ｆ ｒ ＝ ｆ ｃ ／ ３ となっている。
タス・ループで再生された基準搬送波を示すものであり
、４分周回路出力のＯｏと一９０°の位相のものと、反
転回路１８を介した＋９０°の位相のものとを示しであ
る。この基準搬送波の周波数ｆｒは従来の３分の１、す
なわち ｆ ｒ ＝ ｆ ｃ ／ ３ となっている。
Ｄ形フリップ・フロップ１１．１２は、そのＴ端子に人
力する基／＄搬送波の波形立上り時点でサンプリング動
作を行い、同相および直交検波出力を得るものであるか
ら、この立上り時点に着目して第４図中のｆａｔとｆｂ
ｌの波形を比較する。
力する基／＄搬送波の波形立上り時点でサンプリング動
作を行い、同相および直交検波出力を得るものであるか
ら、この立上り時点に着目して第４図中のｆａｔとｆｂ
ｌの波形を比較する。
まず、（Ｉｌｌの０°の波形が立ら上がる立上り時点は
、（８１の０°の波形の立上り時点とタイミングが一致
している。ただし、（ｂｌの波形は３分周しであるので
、立上りの頻度が１／３になっている。
、（８１の０°の波形の立上り時点とタイミングが一致
している。ただし、（ｂｌの波形は３分周しであるので
、立上りの頻度が１／３になっている。
次に、ｆｂｌの一９０°の波形が立ち上がる時点では（
ａｌの一９０°の波形は立下りとなるが、（Ｌ＋１の−
９０゜の波形を反転回路１８を介して＋９０°の波形と
すると、この＋９０°の波形は（ａｌの一９０°の波形
と立上りが一致する。なおその立上り頻度は前記と同し
〈従来の１／３である。
ａｌの一９０°の波形は立下りとなるが、（Ｌ＋１の−
９０゜の波形を反転回路１８を介して＋９０°の波形と
すると、この＋９０°の波形は（ａｌの一９０°の波形
と立上りが一致する。なおその立上り頻度は前記と同し
〈従来の１／３である。
このように、第４図の（ｂｌのＯｏと＋９０°の波形は
、ｆａｔの波形と立上りが一致するので、この（ｂｌの
０°と＋９０°の基準搬送波を用いれば、従来の同期検
波器と同様にして同期検波を行うことができる。もらろ
ん、立上りの頻度は従来の１／３となるので、検波特性
は従来のものよりも多少劣化するが、その劣化の程度は
十分に小さいものである。
、ｆａｔの波形と立上りが一致するので、この（ｂｌの
０°と＋９０°の基準搬送波を用いれば、従来の同期検
波器と同様にして同期検波を行うことができる。もらろ
ん、立上りの頻度は従来の１／３となるので、検波特性
は従来のものよりも多少劣化するが、その劣化の程度は
十分に小さいものである。
第５図は、本発明検波器による場合の誤り率を従来例検
波器と比較して測定した例の特性図であり、特性（イ）
は従来の同期検波器の誤り率を示し、特性（ロ）は基準
搬送波を従来の３分の１にした本発明の同期検波器の誤
り率を示すものである。この図からも明らかなように、
両特性（イ）、（ロ）の差はわずかなものであり、劣化
の程度は小さい。
波器と比較して測定した例の特性図であり、特性（イ）
は従来の同期検波器の誤り率を示し、特性（ロ）は基準
搬送波を従来の３分の１にした本発明の同期検波器の誤
り率を示すものである。この図からも明らかなように、
両特性（イ）、（ロ）の差はわずかなものであり、劣化
の程度は小さい。
次に、基準搬送波の周波数「ｒを従来の５分の１とした
場合、すなわち ｆ ｒ ＝ ｆ ｃ ／ ５ の場合について説明すると、この場合にも前記同様の検
波動作を行える。しかも、この場合には、ｆ ｒ ＝
ｆ ｃ ／ ５としたときの一９０°の基準搬送波は、
その立上り時点が ｆｒ＝ｒｃとしたときの一９０°の
基準搬送波と一致するので、前記の実施例の反転回路１
８は必要でなくなる。
場合、すなわち ｆ ｒ ＝ ｆ ｃ ／ ５ の場合について説明すると、この場合にも前記同様の検
波動作を行える。しかも、この場合には、ｆ ｒ ＝
ｆ ｃ ／ ５としたときの一９０°の基準搬送波は、
その立上り時点が ｆｒ＝ｒｃとしたときの一９０°の
基準搬送波と一致するので、前記の実施例の反転回路１
８は必要でなくなる。
なお、基準搬送波の周波数が従来の偶数分の１である場
合、すなわち、ｆ ｒ −ｆ ｃ ／ ２、ｒｒ＝ｆ
ｃ ／ ４、ｆ ｒ ＝ ｆ ｃ ／ ６・・・といっ
た偶数分周波では、−９０゛波形の立上り時点が、ｆｒ
＝ｒｃにおける一９０’波形の立上りに一致しないので
、同期検波は行えない。
合、すなわち、ｆ ｒ −ｆ ｃ ／ ２、ｒｒ＝ｆ
ｃ ／ ４、ｆ ｒ ＝ ｆ ｃ ／ ６・・・といっ
た偶数分周波では、−９０゛波形の立上り時点が、ｆｒ
＝ｒｃにおける一９０’波形の立上りに一致しないので
、同期検波は行えない。
また、第３図の実施例では、＋９ｏ°の基準搬送波を得
るために反転回路を用いたが、本発明はこれに限定され
るものではなく、たとえば第６図に示すように、■〕形
ラフリップフロップ１２の′「端子に反転回路１８を介
さずに一９０’の基準搬送波を導き、その代りにＱ端子
に反転回路１９を接続する構成のものであっても等価な
動作を行えることは明らかである。さらに基ｆ＝搬送波
再生回路の構成も実施例のものに限定されるものではな
く、要は、入力変調波の周波数ｆＣの全数分の１の周波
数であり、かつ互いに直交している二つの基準搬送波を
角化できる回路であればどのような回路構成であっても
よい。
るために反転回路を用いたが、本発明はこれに限定され
るものではなく、たとえば第６図に示すように、■〕形
ラフリップフロップ１２の′「端子に反転回路１８を介
さずに一９０’の基準搬送波を導き、その代りにＱ端子
に反転回路１９を接続する構成のものであっても等価な
動作を行えることは明らかである。さらに基ｆ＝搬送波
再生回路の構成も実施例のものに限定されるものではな
く、要は、入力変調波の周波数ｆＣの全数分の１の周波
数であり、かつ互いに直交している二つの基準搬送波を
角化できる回路であればどのような回路構成であっても
よい。
以上の説明をまとめると、本発明は、
ｆ ｒ ＝ ｆ ｃ ／ Ｎ
ただし、ｆｒ：基準搬送波の周波数
ｆＣ：入力変調波の搬送波の周波数
Ｎ：３以上の奇数の整数
としたものであり、
Ｎ＝３．７、−＝４ｍ−１
（ただし、ｍは正の整数）
Ｎ＝５．９、− ＝４ｍ＋１
（ただし、ｍは正の整数）
である。
（効果の説明）
以上に説明したように、本発明によれば、搬送波再生回
路の発振周波数、すなわちマルチ・ハイブレークの発振
周波数をＩ／Ｈに下げることができ、この結果、同期検
波器の消費電力を下げることができる。たとえば、ＣＭ
Ｏ３−ＩＣ技術により集積回路化した検波器の場合には
、発振周波数をｌ／Ｈにすることによりその消費電力を
１／Ｈにできる。これによりｉｊＬ調による符号誤り率
が増大するが、これは実用上差し支えない程度にパラメ
ータを選定することができる。このため、本発明は、移
動通信、小型無線機などのバッテリ容量が小さい機器に
対して非常に有効である。さらに基準搬送波の周波数が
低いので、ＩＣ製造における周波数設定誤差などが小さ
くなって周波数の設定などの精度がよくなり、歩留りが
向上する。
路の発振周波数、すなわちマルチ・ハイブレークの発振
周波数をＩ／Ｈに下げることができ、この結果、同期検
波器の消費電力を下げることができる。たとえば、ＣＭ
Ｏ３−ＩＣ技術により集積回路化した検波器の場合には
、発振周波数をｌ／Ｈにすることによりその消費電力を
１／Ｈにできる。これによりｉｊＬ調による符号誤り率
が増大するが、これは実用上差し支えない程度にパラメ
ータを選定することができる。このため、本発明は、移
動通信、小型無線機などのバッテリ容量が小さい機器に
対して非常に有効である。さらに基準搬送波の周波数が
低いので、ＩＣ製造における周波数設定誤差などが小さ
くなって周波数の設定などの精度がよくなり、歩留りが
向上する。
第１図は従来例のディジタル形２相ＰＳＫ用同期検波器
の回路図。 第２図は第１図をＭＳＫ用の同期検波器にするための回
路図。 第３図は本発明実施例の検波器の回路図。 第４図は再生された基準搬送波の波形図。 （ａ）は従来例の波形図。 （ｂｌは本発明実施例の波形図。 第５図は３分周同期の場合の娯り率特性を示す図。 １１．１２．１６．１７・・・Ｄ形フリップ・フロップ
１３・・・排他的論理和回路 １４・・・ループ・フィ
ルタＩ５・・・マルチ・バイブレータ １８．１９・・
・反転回路特許出願人 日本電信電話公社 代理人 弁理士 井 出 直 孝 萬４ 図 第５図 °パ３°°ゝ 第 ６ 図
の回路図。 第２図は第１図をＭＳＫ用の同期検波器にするための回
路図。 第３図は本発明実施例の検波器の回路図。 第４図は再生された基準搬送波の波形図。 （ａ）は従来例の波形図。 （ｂｌは本発明実施例の波形図。 第５図は３分周同期の場合の娯り率特性を示す図。 １１．１２．１６．１７・・・Ｄ形フリップ・フロップ
１３・・・排他的論理和回路 １４・・・ループ・フィ
ルタＩ５・・・マルチ・バイブレータ １８．１９・・
・反転回路特許出願人 日本電信電話公社 代理人 弁理士 井 出 直 孝 萬４ 図 第５図 °パ３°°ゝ 第 ６ 図
Claims (1)
- 【特許請求の範囲】 （１）入力された変調波信号から互いに直交する二つの
基準）Ｍ送波を再生する搬送波再生回路と、上記二つの
基準搬送波によるタイミングで上記変調波信号をサンプ
リングすることにより同相および直交検波出力を得る位
相検波回路とを備えた同期検波器において、 上記搬送波再生回路により再生される二つの基準搬送波
の周波数は上記変調波信号の搬送波周波数のＮ分の１
（ただし、Ｎの値は３以上の奇数の整数）であるように
構成されたことを特徴とする分周波同期検波器。 ＋２１ １１Ｑ送波再生回路は、Ｎの値が、４ｍ−１（
ｍは正の整数） であり、二つの基準搬送波の位相は変調波信号の搬送波
周波数の０°と＋９０°とにそれぞれ一致するように構
成されたことを特徴とする特許請求の範囲第（１１項に
記載の分周波同期検波器。 （３） 搬送波再生回路は、Ｎの値が、４ｍ＋ｌ
＜ｍは正の整数） であり、二つの基準搬送波の位相は変調波信号の搬送波
周波数のＯ゛と一９０°とにそれぞれ一致するように構
成されたことを特徴とする特許請求の範囲第（１）項に
記載の分周波同期検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12719182A JPS5917759A (ja) | 1982-07-20 | 1982-07-20 | 分周波同期検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12719182A JPS5917759A (ja) | 1982-07-20 | 1982-07-20 | 分周波同期検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5917759A true JPS5917759A (ja) | 1984-01-30 |
| JPS6357981B2 JPS6357981B2 (ja) | 1988-11-14 |
Family
ID=14953935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12719182A Granted JPS5917759A (ja) | 1982-07-20 | 1982-07-20 | 分周波同期検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10372002B2 (en) | 2016-08-30 | 2019-08-06 | Samsung Display Co., Ltd. | Display device |
-
1982
- 1982-07-20 JP JP12719182A patent/JPS5917759A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10372002B2 (en) | 2016-08-30 | 2019-08-06 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6357981B2 (ja) | 1988-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| EP0417528B1 (en) | Wide-band baseband 90 phase shifting circuit and FSK radio receiver having the same | |
| US3729684A (en) | Data demodulator employing multiple correlations and filters | |
| EP0020783A1 (en) | Phase correction circuit for a phase modulation system | |
| US5436589A (en) | Demodulator for frequency shift keyed signals | |
| JP7101026B2 (ja) | 受信機および受信方法 | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPS5917759A (ja) | 分周波同期検波器 | |
| JPH0449822B2 (ja) | ||
| US5696792A (en) | Digital radiocommunication terminal | |
| JPS5928101B2 (ja) | 位相同期回路 | |
| EP0064728B1 (en) | Multiple phase digital modulator | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP3065859B2 (ja) | 遅延検波回路 | |
| JP3434301B2 (ja) | タイミング抽出方法及びタイミング抽出回路 | |
| JPH066397A (ja) | 遅延検波器 | |
| EP1973287A1 (en) | A system for demodulation of phase shift keying signals | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| JPH08107428A (ja) | 自動周波数制御装置 | |
| JPH06105917B2 (ja) | Ｆｓｋ検波回路 | |
| JPS6057780B2 (ja) | 搬送波再生装置 | |
| JPH05336186A (ja) | 位相検出装置 | |
| JPS6365262B2 (ja) | ||
| JPH0423458B2 (ja) |