JPS59178555A - システム監視制御方式 - Google Patents

システム監視制御方式

Info

Publication number
JPS59178555A
JPS59178555A JP58054574A JP5457483A JPS59178555A JP S59178555 A JPS59178555 A JP S59178555A JP 58054574 A JP58054574 A JP 58054574A JP 5457483 A JP5457483 A JP 5457483A JP S59178555 A JPS59178555 A JP S59178555A
Authority
JP
Japan
Prior art keywords
monitoring
condition
upper limit
lower limit
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58054574A
Other languages
English (en)
Inventor
Koji Fukuda
耕治 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58054574A priority Critical patent/JPS59178555A/ja
Publication of JPS59178555A publication Critical patent/JPS59178555A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3055Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (5)発明の技術分野 本発明はシステム監視制御方式、特に、中央処理装置と
該中央処理装置をサポートするサービスプロセッサとを
そなえたシステムにおいて、中央処理装置(−関する状
態の監視条件を任意に指定して、システムの異常状態や
特定な運用状態を自動的に検出できるようにしたシステ
ム監視制御方式%式% (B)  従来技術と問題点 データ処理システムにおけるシステムの状態を監視する
ことは、異常状態の早期検出による信頼性の向上、シス
テム運用の効率化等のため(二重要である。特に、大型
の計算機システム等においては、メインのデータ処理を
行う1または複数の中央処理装置と、それを補助するサ
ービスプロセッサとを有している。サービスプロセッサ
は1例えばミニコン・レベルの小型コンピュータで構成
され、オペレータがシステムを運用していくのに必要な
ハードウェア制御手段や、オペレーティング・システム
との会話手段、システムの運用状態を監視するための手
段、そしてシステムが故障した場合の診断手段等を提供
する。
従来からも、サービスプロセッサによる異常状態の監視
、運用状態の報告、性能評価データ等の編集表示等は行
われていた。しかし、これらは予めシステムに組み込ま
れた特定のものに限定され。
システムで用意されていないものについては、その状態
を任意に監視するということはできなかった。特に、従
来9例えばオペレーティング・システム内において1本
来起るはずのない無限ループの異常を検出するために、
スーパバイザ(SPV)・モードが所定の時間以上継続
した場合に割込みを強制的に生じさせるような手段等は
設けられていたが、一定時間以上のウェイト状態の継続
を監視するというような、任意の状態に関する監視はで
きなかった。例えば、あるセンターでは正常な状態であ
るにもかかわらず、他のセンターでは同じ状態が異常で
あることもある。また、従来の監視チェックは、所定の
上限値を超えたときに異常と判断するという考え方が採
用されており、ある監視状態に関するものが、所定の下
限値以内であるときに、その状態を検出して報告すると
いうことは行われていなかった。
(C)  発明の目的と構成 本発明は上記の点の解決を図り、ある状態継続について
の上限値、下限値等に関する監視条件をサービスプロセ
ッサの外部からの指定により、任意に設定して、その状
態を検出したときに、予め指定した出刃先にその監視結
果を報告するシステム監視制御方式を提供することを目
的としている。
そのため9本発明のシステム監視制御方式は、プログラ
ム状態語に示される内容に従って動作する中央処理装置
と、該中央処理装置を補助し操作するサービスプロセッ
サとをそなえたシステムにおいて、上記サービスプロセ
ッサは、上記プログラム状態語に含まれる谷状態ビット
に関する監視条件を上記中央処理装置からの指令または
当該サービスプロセッサのコンソールからの指令にもと
づいて設定する監視条件設定部と、上記監視条件設定に
関連して監視タイマを起動する監視タイマ起動部と、上
記監視条件の内容に従って上記プログラム状態語に含ま
れる監視対象ピットのオン/オフ状態の割合に関する上
限条件をチェックする上限条件チェック回路と、上記監
視条件の内容に従って上記プログラム状態語に含まれる
監視対象ビットのオン/オフ状態の割合に関する下限条
件をチェックする下限条件チェック回路と、上記上限条
件チェック回路または上記下限条件チェック回路の出力
結果に従って所定の出刃先へ監視結果を報告する監視結
果通知部とをそなえていることを特徴としている。以下
図面を参照しつつ説明するO◎ 発明の実施例 第1図は本発明の一実施例構成、第2図は第1図図示割
込み処理部の処理説明図、第3図はプログラム状態語の
説明図、第4図は本発明による監視の態様を説明するた
めの図を示す。
図中、1は中央処理装置(CPU)、2はサービスプロ
セッサ(SVP)、3は条件指定部、4はプログラム状
態語、5はCPUインタフェース部。
6はオペレータインタフェース部、7はコンソール、8
は条件解析部、9は条件解除部、10は条件演算部、1
1は条件内容が格納されるデータバッファ、12は条件
設定部、】3はタイマ起動部。
14は条件テーブル、15はバッファレジスタ。
16は上限条件チェック回路、17は減算カウンタ、1
8は下限条件チェック回路、19は加算カウンタ、20
はタイマレジスタ、21は割込み処理部、22は警告表
示部、23はディスプレイ装置を表わす。
中央処理装置1は、プログラム状態語(psw)4の内
容に従って、逐次命令を主記憶(図示省略)からフェッ
チし、実行する装置である。サービスプロセッサ2は、
中央処理装置1とは別に独立したプロセッサを内蔵する
装置であって、ハードウェアコンソールとしての機能、
オペレータコンソールとしての機能、保守コンソールと
しての機能を有するものであるが、特に本発明の場合、
後述する如く、任意の監視条件に基づく監視機構を有し
ている。
条件指定部3は、中央処理装置1で実行される命令によ
って、当該中央処理装置1の状態についての監視条件の
設定、変更、解除を指示するものである。サービスプロ
セッサ2に対する監視条件の通知は、いわゆる診断(D
IAG)命令によって行われる。プログラム状態語4に
は、各種モード表示1劃込みマスク、次に実行すべき命
令のアドレス等が設定され、中央処理装置1は、このプ
ログラム状態語4の内容に従って、命令を実行する。
換言すれば、このプログラム状態語4を監視することに
よって、現在のシステムの状態を把握することができる
こととなる。
CPUインタフェース部5は、中央処理装置1からの診
断命令を9周知であるマイクロプログラム制御等によっ
て、受付けるものである。コードの内容が、監視条件の
設定、変更、解除等を示していれば9条件解析部8にそ
の内容を通知する。
一方、オペレータインタフェース部6は、サービスプロ
セッサ2に接続されたコンソール7によって、サービス
プロセッサ2とオペレータとのインタフェースを司るも
のである。監視条件の設定等は、CPUインタフェース
部5を介して、中央処理装置1のプログラムによって行
うことができ。
またオペレータインタフェース部6を介して、オペレー
タが手操作により行うこともできる。
条件解析部8は、指定された監視条件の内容を解析して
チェックするものである。例えば、監視条件がまだ設定
されていないのに、解除の指令があった場合等はエラー
として処理する。また、2重設定等のチェックも行う。
監視条件の内容には。
例えばデータバッファ11の中に示すように、灸件設定
/変更/解除の指示種別情報、上限条件を定める上限値
、アンド・パターン、オア・パターン、これらのパター
ンによって示される状態の割合が上限値を超えた場合に
通知されるべき出刃先等の情報が含まれる。また、下限
条件についても。
同様に下限値、アンド・パターン、オア・パターン、こ
れらのパターンによって示される状態の割合が下限値に
みたない場合に通知されるべき出刃先等の情報が含まれ
る。ここで、アンド・パターン、オア・パターンは、プ
ログラム状態語4の谷ビットに対応する「0」または「
1」の情報を有する1種のマスク・ビットであって、プ
ログラム状態語4における監視対象を定めるものである
。監視結果の出刃先としては1例えばサービスプロセッ
サ2の有するブザー、ランプ等による警告表示部22、
ディスプレイ装置23.または中央処理装置1等が選択
可能である。上記上限条件、下限条件は同時に指定して
もよく、また別々(−独立に指定してもよい。
条件解除部9は、データバッファ11が条件解除を示し
ているときに、パターン情報をクリアし。
監視タイマをストップさせて、監視条件を解除するもの
である。条件演算部10は、データバッファ11の条件
内容について、論理演算等を行い。
適当なタイマ間隔の決定やパターンの決定を行うもので
ある。条件設定部12は1条件演算部10の出力に従っ
て9条件テーブル14を作成し、条件テーブル14の内
容を、上限条件チェック回路J6および下限条件チェッ
ク回路18のレジスタに各々設定する。タイマ起動部1
3は9条件テーブル14のタイマ間隔をタイマレジスタ
20にセットシ、タイマレジスタ20が、所定のクロッ
ク信号で動作するように監視タイマを起動する。
バッファレジスタ15は、中央処理装置1のプログラム
状態語4がそのまま取り入れられるようになっているも
のである。プログラム状態語4の内容が変化すると、バ
ッファレジスタ15の内容もダイレクトに変化する。バ
ッファレジスタ15の内容は、上限条件チェック回路1
6および下限条件チェック回路18に供給される。
上限条件チェック回路16は1条件設定部12が設定し
た上限条件に関するアンド・パターン。
オア・パターンに基づいて、バッファレジスタ15の内
容との論理演算を行い、その条件に合致したときに、減
算カウンタ17に対する減算のカウント信号を出力する
ものである。減算カウンタ17には9条件設定部12ま
たは割込み処理部21によって、上限値が設定されてお
り、減算カウント信号が論理「1」のときに、クロック
信号CLKのパルスが入力されると、カウント値を1減
算する。減算カウンタ17の値が0から−1に変化する
とき、アンダー・フローの割込みが発生する。所定の時
間以内にアンダー・フローが生じないときには、後述す
る如く9割込み処理部21によって、最初の上限値が再
設定されるので、所定のタイマ間隔で上限値をチェック
できるようになっている。
下限会件チェック回路18は、プログラム状態語4の示
す状態の割合が、指定された下限値以下であるかどうか
をチェックする回路である。条件設定部12によって設
定された下限値のアンド・パターン、オア・パターンと
バッファレジスタ15の内容との論理演算が行われ9条
件に合致するときに、加算カウンタ19に対するカウン
ト・アップ信号を出力する。加算カウンタ19は、最初
9条件設定部12よってOクリアされ、以後は所定の時
間間隔毎に割込み処理部21によって0クリアされる。
クロック信号CLKのパルス(二より、カウント・アッ
プ信号が論理「1」であれば。
カウント動作を行う。
タイマレジスタ20は、タイマ間隔として定められた所
定個数のクロック信号CL Kのパルス到来によって、
タイムオーバを原因とするタイマ割込みを生じさせるも
のである。割込み処理部21は、第2図を参照して後述
する如く、上限条件チェック回路IGからのアンダー・
フロー割込み。
またはタイマレジスタ20によるタイマ割込み(二よっ
て起動され、カウンタやタイマの初期設定。
監視結果の通知等を行うものである。監視結果の通知は
、指定された出力先情報に従って、中央処理装置1に対
するCPU割込み、警告表示部22によるブザーの鳴動
、ランプの点灯、またはディスプレイ装置23への表示
として行われる。
割込み処理部21は9例えば第2図図示の如く処理する
。図中、符号30は監視結果通知部を表わす。
タイマ割込みが発生すると、まず処理31によって、加
算カウンタ19をチェックし、そのカウント値が条件テ
ーブル14に設定された下限値以下であるかどうかを調
べる。下限値以下である場合には、下限アンダーの条件
に合致するので処理34に制御を渡す。下限値を超えて
いる場合(二は。
加nカウンタ19をOクリアするとともに、減算カウン
タ17に榮件テーブル14にセットされている上限値で
ある減算値をセットする。次に、処理33によって、タ
イマレジスタ20に所定のタイマ値を設定し、監視タイ
マを起動することにより9次の時間間隔における監視を
続行する。
上限条件チェック回路16からアンダーフロー割込みが
あった場合、または、処理31により下限アンダーが検
出された場合には、処理34が起動される。処理34は
、指定された信号量刃先を判定し、出刃先が中央処理装
置1であれば、処理35を呼び出す。処理35は、予め
定められたCPU割込みコードを発生し1次(二処理3
6は。
CPU割込みを発生させる。出刃先として、ブザーやラ
ンプが指定されていれば、処理37によって、それらに
対する外部信号を発生させる。また。
出刃先としてディスプレイ装置が指定されていれば、処
理38によって、ディスプレイへの結果の表示が行われ
る。
プログラム状態語4は9例えば第3図図示の如きビット
構成を有している。第5ビツト目から第5ビツト目のA
部は、チャネルマスク、第6ビツト目のB部はI10マ
スク、0部は外部マスク。
D部はCPUの保護キー、E部はモード表示、F部はマ
シンチェックマスク、G部は待ち状態指示。
H部は問題プログラム状態指示、1部は命令語長コード
、5部は条件コード、に部はプログラムマスクである。
このプログラム状態語4と、上記アンド・パターンおよ
びオア・パターンとの関連は。
例えば次のようになっている。プログラム状態語4の1
つのビットなα、対応するアンドパターンのビットをす
、対応するオア・パターンのビットなCとする。
■ 、%=lおよびc = lであるときには、αはビ
ット・ケアとされる。すなわち、監視条件から外される
■ h=1かつc = Qであるときには、αが1であ
るときのみ、カウント信号出力条件が満足されるO ■ b=0かつC=1であるときには、αがOであると
きのみ、カウント信号出力条件が満足される0 ■ b−OかつC−0であるときには、カウント信号は
出力されない。
上限条件チェック回路16および下限条件チェック回路
18は9例えば上記のような出力を行うよう構成される
が、簡単な論理回路で構成できるので、細部については
説明を省略する。
アンド・パターンとオア・パターンとの組み合せにより
、プログラム状態語4にもとづく種々の状態監視が可能
となる。例えば1通常24時間運転する大学の計算セン
ター等において、ユーザの実際のプログラムの稼動率が
、ある所定値以下となった場合に9例えば点検作業等の
ために計算機を停止させるという場合に、RUN状態ま
たは問題プログラム状態が所定の割合以下であるかどう
かを監視すること(二よって、停止させてよいかどうか
を判断するというようなことができる。
第4図は中央処理装置1の動作状態を示すタイムチャー
トである。例えば、中央処理装置1において、実行すべ
きユーザの処理プログラムが全部なくなったとする。こ
のとき、中央処理装置1はほとんどWAIT状態となる
が1例えば1秒毎というような所定の時間T毎に124
7割込みがかかり、タイマルーチンが動作する。仮にタ
イマルーチンが1m9動作するとすると、RUN状態の
割合は、1/1000となる。従って、もしRU N状
態の下限条件チェックにより、1/1000より小さい
割合が検出されたときは、タイマルーチンが正常に動作
していないことになる。また9例えば便用中ユーザ数の
状態を調べるために、10/1000というような下限
条件を設定して、RUN状態の割合(RUN/T)が、
1φ以下になったかどうかを調べるようなこともできる
0従来、一般(二監視は、上限値を超えたかどうかを判
断するだけで行われていたが9本発明によれば以上のよ
うに、上限値だけでなく下限値を定めた監視も自由にで
きるようになる。もちろん、RUN状態の監視だけテナ
<、スーパーバイザ・モードその他の任意の状態の監視
を外部からの指定(二よって行うことができる。
(ト)発明の詳細 な説明した如く本発明によれば、システム状態の監視を
任意な指定情報にもとづいて自由C1行うことができる
ようになり1例えば、特定のセンターだけで必要となる
監視も、簡単に行うこと力1できるようになる。特に、
上限値だけでなく、下限値についての監視条件を定める
ことができ9幅の広い汎用性のある監視機構を提供する
ことカーできる。
【図面の簡単な説明】
第1図は本発明の一実施例構成、第2図は第1図図示割
込み処理部の処理説明図、第3図はプログラム状態語の
説明図、第4図は本発明による監視の態様を説明するた
めの図を示す。 図中、1は中央処理装置、2はザービスプロセッサ、4
はプログラム状態語、12は条件設定部。 16は上限条件チェック回路、18は下限条件チェック
回路を表わす。 特許出願人 富士通株式会社

Claims (1)

  1. 【特許請求の範囲】 プログラム状態語に示される内容に従って動作する中央
    処理装置と、該中央処理装置を補助し操作するサービス
    プロセッサとをそなえたシステムにおいて、上記サービ
    スプロセッサは、上記プログラム状態語(=含まれる各
    状態ピット(1関する監視条件を上記中央処理装置から
    の指令または当該サービスプロセッサのコンソールから
    の指令(二もとづいて設定する監視条件設定部と、上記
    監視や件設定に関連して監視タイマを起動する監視タイ
    マ起動部と、上記監視条件の内容(=従って上言己フ。 ログラム状態語(1含まれる監視対象ビットのオン/オ
    フ状態の割合(1関する上限条件をチェックする上限条
    件チェック回路と、上記監視条件の内容(二従って上記
    プログラム状態語(1含まれる監視対象ビットのオン/
    オフ状態の割合に関する下限条件をチェックする下限条
    件チェック回路と、上記上限条件チェック回路または上
    記下限条件チェック回路の出力結果(二従って所定の出
    力光へ監視結果を報告する監視結果通知部とをそなえて
    いることを特徴とするシステム監視制御方式。
JP58054574A 1983-03-30 1983-03-30 システム監視制御方式 Pending JPS59178555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58054574A JPS59178555A (ja) 1983-03-30 1983-03-30 システム監視制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58054574A JPS59178555A (ja) 1983-03-30 1983-03-30 システム監視制御方式

Publications (1)

Publication Number Publication Date
JPS59178555A true JPS59178555A (ja) 1984-10-09

Family

ID=12974460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58054574A Pending JPS59178555A (ja) 1983-03-30 1983-03-30 システム監視制御方式

Country Status (1)

Country Link
JP (1) JPS59178555A (ja)

Similar Documents

Publication Publication Date Title
US4312066A (en) Diagnostic/debug machine architecture
EP0056060A1 (en) Data processing system
CN116932270A (zh) 一种长期关中断的诊断方法及装置
JP2000187600A (ja) ウオッチドッグタイマ方式
JPH0365516B2 (ja)
JPS59178555A (ja) システム監視制御方式
TWI736564B (zh) 用於診斷執行指令串流的處理器之方法、設備、及系統
JPS6115239A (ja) プロセツサ診断方式
JP4102814B2 (ja) 入出力制御装置,情報制御装置及び情報制御方法
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
JPS5983438A (ja) プログラム異常検出方式
JPS6343561Y2 (ja)
JPH1160102A (ja) エレベータ制御装置
EP0050112A1 (en) Relational break signal generating device
JP2001256081A (ja) 情報処理装置
JPH04369046A (ja) 活性チェック回路のテスト方式
JPS5858662A (ja) 装置試験方式
JPH01199238A (ja) データ処理装置
JPH05257748A (ja) マイクロプロセッサ装置
JPS6259814B2 (ja)
JPH03184133A (ja) データ処理装置における擬似障害発生機構
JPH01205244A (ja) ロギング情報収集方式
JPS60254251A (ja) デバツク方式
JPS6015749A (ja) インラインtmp方式
JPS60171544A (ja) 計算機システム異常自己診断装置