JPS59180899A - Ｐ−ｒｏｍ誤插入判定方法 - Google Patents
Ｐ−ｒｏｍ誤插入判定方法Info
- Publication number
- JPS59180899A JPS59180899A JP58054897A JP5489783A JPS59180899A JP S59180899 A JPS59180899 A JP S59180899A JP 58054897 A JP58054897 A JP 58054897A JP 5489783 A JP5489783 A JP 5489783A JP S59180899 A JPS59180899 A JP S59180899A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- identification name
- mounting position
- program identification
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）技術分野
この発明は不揮発性メモリであるＰ−ＲＯＭを複数個備
えたマイクロコンピュータシステムにおけるＰ’−ＲＯ
Ｍの誤挿入判定方法に関する。
えたマイクロコンピュータシステムにおけるＰ’−ＲＯ
Ｍの誤挿入判定方法に関する。
（ｂ）従来技術とその欠点
マイクロコンピュータシステムを構成するプリント基板
には、通常複数個のＰ−ＲＯＭが実装される。マスクＲ
Ｏ，Ｍと異なりＰ−ＲＯＭはまずＰ−ＲＯＭライタなど
によってプログラムをＰ −ＲＯＭに書き込んだ後、上
記基板に実装するようにする。しかし、一つの基板に多
くのＰ−ＲＯＭが実装されるときには、各Ｐ−ＲＯＭの
実装位置を誤ってしまうことがある。また、種類の異な
る複数の基板がある場合に、一方の基板に実装するべき
Ｐ−ＲＯＭを誤って他の基板に実装してしまうこともあ
る。従来、このような誤挿入を防止するために各Ｐ−Ｒ
ＯＭにプログラム識別名（プログラム識別名によって実
装すべき基板が特定される。）および基板への実装位置
（通常、番号で表される。）を記載したラベルを貼付し
、作業者がこのらベルを参照することによって各Ｐ−Ｒ
ＯＭを正シい位置に実装できるようにしていた。
には、通常複数個のＰ−ＲＯＭが実装される。マスクＲ
Ｏ，Ｍと異なりＰ−ＲＯＭはまずＰ−ＲＯＭライタなど
によってプログラムをＰ −ＲＯＭに書き込んだ後、上
記基板に実装するようにする。しかし、一つの基板に多
くのＰ−ＲＯＭが実装されるときには、各Ｐ−ＲＯＭの
実装位置を誤ってしまうことがある。また、種類の異な
る複数の基板がある場合に、一方の基板に実装するべき
Ｐ−ＲＯＭを誤って他の基板に実装してしまうこともあ
る。従来、このような誤挿入を防止するために各Ｐ−Ｒ
ＯＭにプログラム識別名（プログラム識別名によって実
装すべき基板が特定される。）および基板への実装位置
（通常、番号で表される。）を記載したラベルを貼付し
、作業者がこのらベルを参照することによって各Ｐ−Ｒ
ＯＭを正シい位置に実装できるようにしていた。
しかし、このような方法では、Ｐ−ＲＯＭに対するラベ
ルの貼付ミスあるいはラベルへの識別名記入ミスなどを
起こした場合に挿入ミスを引き起す欠点があり、ラベル
の貼付や識別名の記入などが人手によって行われる限り
、このような挿入ミスをしばしば引き起すという問題が
あった。
ルの貼付ミスあるいはラベルへの識別名記入ミスなどを
起こした場合に挿入ミスを引き起す欠点があり、ラベル
の貼付や識別名の記入などが人手によって行われる限り
、このような挿入ミスをしばしば引き起すという問題が
あった。
（Ｃ１発明の目的
この発明の目的は、各Ｐ−ＲＯＭにプログラム識別名お
よびそのＰ−ＲＯＭの実装位置をそれぞれ記憶しておき
、Ｐ−ＲＯＭ自身がそのＰ−ＲＯＭのプログラム識別名
および実装位置のデータを供給できるようにすることに
よって、Ｐ−、ＲＯＭ実装時にその誤挿入があったかど
うがを自動的に判定できるＰ−ＲＯＭ誤挿入判定方法を
提供することにある。
よびそのＰ−ＲＯＭの実装位置をそれぞれ記憶しておき
、Ｐ−ＲＯＭ自身がそのＰ−ＲＯＭのプログラム識別名
および実装位置のデータを供給できるようにすることに
よって、Ｐ−、ＲＯＭ実装時にその誤挿入があったかど
うがを自動的に判定できるＰ−ＲＯＭ誤挿入判定方法を
提供することにある。
（ｄ）発明の構成および効果
この発明の構成を要約すれば、
Ｐ−ＲＯＭには通常のプロクラムとともに特定のエリア
にプログラムの識別名およびそのＰ−ＲＯＭの基板への
実装位置を記録しておく。また基板側では、プログラム
識別名および各Ｐ−ＲＯＭ毎の前記特定エリアのアドレ
スを定数として定数設定手段で設定しておく。このよう
にして各Ｐ−ＲＯＭにプログラム識別名および基板への
実装位置を記録し、かつ基板側にはプログラム識別名と
特定エリアのアドレスを設定しておくことによって、Ｐ
−ＲＯＭの実装後に各Ｐ−ＲＯＭの特定アドレスからプ
ロクラム識別名と実装位置とを読み出し、それらの内容
と基板側に設定されているプログラム識別名および実装
位置とを比較し、いずれかの比較結果が不一致であると
きに、その不一致であったＰ−ＲＯＭを誤挿入されたも
のと判定することができる。
にプログラムの識別名およびそのＰ−ＲＯＭの基板への
実装位置を記録しておく。また基板側では、プログラム
識別名および各Ｐ−ＲＯＭ毎の前記特定エリアのアドレ
スを定数として定数設定手段で設定しておく。このよう
にして各Ｐ−ＲＯＭにプログラム識別名および基板への
実装位置を記録し、かつ基板側にはプログラム識別名と
特定エリアのアドレスを設定しておくことによって、Ｐ
−ＲＯＭの実装後に各Ｐ−ＲＯＭの特定アドレスからプ
ロクラム識別名と実装位置とを読み出し、それらの内容
と基板側に設定されているプログラム識別名および実装
位置とを比較し、いずれかの比較結果が不一致であると
きに、その不一致であったＰ−ＲＯＭを誤挿入されたも
のと判定することができる。
このようにこの発明ムこよれば、プログラム識別名を自
動的にチェックすることによって、種類の異なる複数の
基板がある場合、実装位置が同じで他の基板に実装され
るべきＰ−ＲＯＭが排除でき、また実装位置の自動チェ
ックによって、一つの基板内に複数のＰ−ＲＯＭがある
場合、各Ｐ−ＲＯＭの挿入ミスを簡単に判定することが
できる。
動的にチェックすることによって、種類の異なる複数の
基板がある場合、実装位置が同じで他の基板に実装され
るべきＰ−ＲＯＭが排除でき、また実装位置の自動チェ
ックによって、一つの基板内に複数のＰ−ＲＯＭがある
場合、各Ｐ−ＲＯＭの挿入ミスを簡単に判定することが
できる。
したがって、複数種類の基板に、かつ一つの基板に多く
のＰ−ＲＯＭが実装される場合に誤挿入の完全なチェッ
クを行うことができる。
のＰ−ＲＯＭが実装される場合に誤挿入の完全なチェッ
クを行うことができる。
Ｔｅｌ実施例
第１図はこの発明の方法が実施されるマイクロコンピュ
ータシステムのブロック図である。図において、ＣＰＵ
Ｉはワンチップマイクロコンピュータを構成する。共通
ハス２には上記ＣＰＵＩ。
ータシステムのブロック図である。図において、ＣＰＵ
Ｉはワンチップマイクロコンピュータを構成する。共通
ハス２には上記ＣＰＵＩ。
Ｐ−ＲＯＭ３〜５．入出力制御回路６および定数設定回
路７が接続されている。入出力制御回路６はこのシステ
ムにおける入出力の制御を行い、Ｐ−ＲＯＭ３〜５はぞ
れぞれシステムの実行に必要なプログラムおよびデータ
を記録する。また、定数設定回路７はハードウェアスイ
ッチで構成されていて、この基板で実行されるプログラ
ムを識別するプログラム識別名およびＰ−ＲＯＭ３〜５
のそれぞれの実装位置を設定する。
路７が接続されている。入出力制御回路６はこのシステ
ムにおける入出力の制御を行い、Ｐ−ＲＯＭ３〜５はぞ
れぞれシステムの実行に必要なプログラムおよびデータ
を記録する。また、定数設定回路７はハードウェアスイ
ッチで構成されていて、この基板で実行されるプログラ
ムを識別するプログラム識別名およびＰ−ＲＯＭ３〜５
のそれぞれの実装位置を設定する。
第２図は上記マイクロコンピュータシステムの基板配置
図を示す。図おいて、Ｐ’−ＲＯＭ３〜５はプリント基
板８に直接半田イ」げ固定されるのではなく、ＩＣソケ
ット（図示せず）を介して実装される。すなわちＰ−Ｒ
ＯＭ３〜５は、予めＰ−ＲＯＭライタによってプログラ
ムデータが書き込まれた後に上記ＩＣソケットに挿入す
ることによって基板８に実装される。ＣＰＵＩばプリン
ト基板８に直接半田付は固定される。
図を示す。図おいて、Ｐ’−ＲＯＭ３〜５はプリント基
板８に直接半田イ」げ固定されるのではなく、ＩＣソケ
ット（図示せず）を介して実装される。すなわちＰ−Ｒ
ＯＭ３〜５は、予めＰ−ＲＯＭライタによってプログラ
ムデータが書き込まれた後に上記ＩＣソケットに挿入す
ることによって基板８に実装される。ＣＰＵＩばプリン
ト基板８に直接半田付は固定される。
第３図はメモリ構成を示す。Ｐ−ＲＯＭ３〜５はそれぞ
れ１６ＫＢの大きさを有し、Ｐ−ＲＯＭ３に対してはア
ドレスｏｏｏｏ〜４０００が、Ｐ−ＲＯＭ ４ ニ対し
てはアドレス４ｏｏｏ〜８ｏ。
れ１６ＫＢの大きさを有し、Ｐ−ＲＯＭ３に対してはア
ドレスｏｏｏｏ〜４０００が、Ｐ−ＲＯＭ ４ ニ対し
てはアドレス４ｏｏｏ〜８ｏ。
Ｏが、またＰ−ＲＯＭ５に対してはアドレス８０００〜
Ｃ０００がそれぞれ割付けられている。各Ｐ−ＲＯＭの
ヘッダ部は図示するようにプログラム識別名記憶領域Ｍ
ＡおよびＰ−ＲＯＭ挿入位置記憶領域ＭＢを有し、その
Ｐ−ＲＯＭのプログラム識別名とそのＰ−ＲＯＭの基板
８への実装位置とを記憶している。
Ｃ０００がそれぞれ割付けられている。各Ｐ−ＲＯＭの
ヘッダ部は図示するようにプログラム識別名記憶領域Ｍ
ＡおよびＰ−ＲＯＭ挿入位置記憶領域ＭＢを有し、その
Ｐ−ＲＯＭのプログラム識別名とそのＰ−ＲＯＭの基板
８への実装位置とを記憶している。
第４図は定数設定回路７で設定されるプログラム識別名
、およびプログラム識別名とＰ−Ｒ’ＯＭ挿入位置との
記録アドレスを、Ｐ−ＲＯＭナンバー毎に表すテーブル
の内容を示している。この例ではプログラム識別名が０
１であり、また例えばＮＬＪ、 １のＰ−ＲＯＭ （Ｐ
−ＲＯＭ３）でのプログラム識別名およびＰ−ＲＯＭ実
装位置のそれぞれの記録アドレスが０００１，００１０
であることを示している。また、１１ｋ１２のＰ−ＲＯ
Ｍでは（Ｐ−ＲＯＭ４） 、プログラム識別名記録アド
レスが４００１であり、Ｐ−ＲＯＭ実装位置記録アドレ
スが４０１０であることを示している。
、およびプログラム識別名とＰ−Ｒ’ＯＭ挿入位置との
記録アドレスを、Ｐ−ＲＯＭナンバー毎に表すテーブル
の内容を示している。この例ではプログラム識別名が０
１であり、また例えばＮＬＪ、 １のＰ−ＲＯＭ （Ｐ
−ＲＯＭ３）でのプログラム識別名およびＰ−ＲＯＭ実
装位置のそれぞれの記録アドレスが０００１，００１０
であることを示している。また、１１ｋ１２のＰ−ＲＯ
Ｍでは（Ｐ−ＲＯＭ４） 、プログラム識別名記録アド
レスが４００１であり、Ｐ−ＲＯＭ実装位置記録アドレ
スが４０１０であることを示している。
第５図は上記のシステムにおいて、Ｐ−ＲＯＭ誤挿入の
判定を行なう制御手順を示すフローチャートである。な
お、この制御手順を実行するプログラムはＣＰＵＩ内ま
たは図示しないＲＯＭに記憶されている。
判定を行なう制御手順を示すフローチャートである。な
お、この制御手順を実行するプログラムはＣＰＵＩ内ま
たは図示しないＲＯＭに記憶されている。
すべてのＰ−ＲＯＭ３〜５を実装して電源をオンすると
０１へ進み、まず定数設定回路７よりプログラム識別名
を読み取る。読み取ったプログラム識別名はＣＰＵ１内
の所定のバッファにストアされる。続いて、同様に定数
設定回路７からＮｏ、 ｔのＰ−ＲＯＭ （Ｐ−ＲＯＭ
３）のプログラム識別名記録アドレスを読み取り、ｎ３
でそのアドレスのデータを読み取る。このプログラム識
別名記録アドレスはＰ −ＲＯ、Ｍ ３の領域ＭＡのア
ドレスであるから、ｎ３で読み取ったデータはＮｏ、
１のＰ−ＲＯＭのプログラム識別名を表す。そして、ｎ
４で、読み取ったプログラム識別名とｎｌで読み取った
定数設定回路７に設定されているプログラム識別名とを
比較し、不一致であればエラー処理を行う。また、一致
していれば、続いてｎ５に進み、定数設定回路７からＮ
ｏ、 １のＰ−ＲＯＭ （Ｐ−ＲＯＭ３）のＰ−ＲＯＭ
実装位置記録アドレスを読み取るとともにそのアドレス
のデータを読み取る（ｎ６）。このデータはＮｏ、 １
のＰ−ＲＯＭの領域ＭＢのデータを表すから、ｎ６で読
み取ったデータはＰ−ＲＯＭ実装位置である。そして、
ｎｌで、読み取ったＰ−ＲＯＭ実装位置とＮｏ、 １の
Ｐ−ＲＯＭの実際の実装位置とを比較し、不一致であれ
ばエラー処理を行う。ｎ４でのプログラム識別名一致判
定と、ｎｌでのＰ−ＲＯＭ位置一致判定とが両方ともＯ
Ｋであれば、続いてＮｏ、 ２のＰＲＯＭ（Ｐ−ＲＯＭ
４）についてｎ１〜ｎ７と同じ処理を実行する。実装さ
れているすべてのＰ−ＲＯＭに対して以上の処理を実行
することによって、誤挿入のあったＰ−ＲＯＭに対しだ
けエラー処理が行われることになる。なお、エラー処理
としては単に警報ランプを点滅させるか、あるいはその
点滅と同時に誤挿入されているＰ−ＲＯＭのナンバーを
表示する方法が考えられる。これらの方法は任意であっ
てよい。
０１へ進み、まず定数設定回路７よりプログラム識別名
を読み取る。読み取ったプログラム識別名はＣＰＵ１内
の所定のバッファにストアされる。続いて、同様に定数
設定回路７からＮｏ、 ｔのＰ−ＲＯＭ （Ｐ−ＲＯＭ
３）のプログラム識別名記録アドレスを読み取り、ｎ３
でそのアドレスのデータを読み取る。このプログラム識
別名記録アドレスはＰ −ＲＯ、Ｍ ３の領域ＭＡのア
ドレスであるから、ｎ３で読み取ったデータはＮｏ、
１のＰ−ＲＯＭのプログラム識別名を表す。そして、ｎ
４で、読み取ったプログラム識別名とｎｌで読み取った
定数設定回路７に設定されているプログラム識別名とを
比較し、不一致であればエラー処理を行う。また、一致
していれば、続いてｎ５に進み、定数設定回路７からＮ
ｏ、 １のＰ−ＲＯＭ （Ｐ−ＲＯＭ３）のＰ−ＲＯＭ
実装位置記録アドレスを読み取るとともにそのアドレス
のデータを読み取る（ｎ６）。このデータはＮｏ、 １
のＰ−ＲＯＭの領域ＭＢのデータを表すから、ｎ６で読
み取ったデータはＰ−ＲＯＭ実装位置である。そして、
ｎｌで、読み取ったＰ−ＲＯＭ実装位置とＮｏ、 １の
Ｐ−ＲＯＭの実際の実装位置とを比較し、不一致であれ
ばエラー処理を行う。ｎ４でのプログラム識別名一致判
定と、ｎｌでのＰ−ＲＯＭ位置一致判定とが両方ともＯ
Ｋであれば、続いてＮｏ、 ２のＰＲＯＭ（Ｐ−ＲＯＭ
４）についてｎ１〜ｎ７と同じ処理を実行する。実装さ
れているすべてのＰ−ＲＯＭに対して以上の処理を実行
することによって、誤挿入のあったＰ−ＲＯＭに対しだ
けエラー処理が行われることになる。なお、エラー処理
としては単に警報ランプを点滅させるか、あるいはその
点滅と同時に誤挿入されているＰ−ＲＯＭのナンバーを
表示する方法が考えられる。これらの方法は任意であっ
てよい。
第６図はこの発明の応用例を示すばである。２０はメイ
ン制御部であり、伝送ライン２３を介してこのメイン制
御部２０に複数のマイクロコンピュータシステム、２１
．２２．−・・−が接続されている。また、メイン制御
部２０にはフロッピーディスク２４が接続されている。
ン制御部であり、伝送ライン２３を介してこのメイン制
御部２０に複数のマイクロコンピュータシステム、２１
．２２．−・・−が接続されている。また、メイン制御
部２０にはフロッピーディスク２４が接続されている。
各マイクロコンピュータシステム２１． ２２．−−−
−−ばそれぞれ複数のＰ−ＲＯＭを所有しており、各マ
イクロコンピュータシステムに所有されるＰ−ＲＯＭは
そのシステム自身の制御を規定する。またメイン制御部
２０は伝送ライン２３を介して各マイクロコンピュータ
システムに対しコマンドを送出する。このようなシステ
ムにおいて、フロッピーディスク２４に、各マイクロコ
ンピュータシステムに実装されるＰ−ＲＯＭのプログラ
ム識別名および各Ｐ−ＲＯＭの実装位置を記録しておき
、Ｐ−ＲＯＭの実装後にそのＰ−ＲＯＭの特定の位置に
記録されているプログラム識別名および実装位置をメイ
ン制御部２０に吸い上げることよって、上記と同様のＰ
−ＲＯＭ誤挿入判定を行うことができる。
−−ばそれぞれ複数のＰ−ＲＯＭを所有しており、各マ
イクロコンピュータシステムに所有されるＰ−ＲＯＭは
そのシステム自身の制御を規定する。またメイン制御部
２０は伝送ライン２３を介して各マイクロコンピュータ
システムに対しコマンドを送出する。このようなシステ
ムにおいて、フロッピーディスク２４に、各マイクロコ
ンピュータシステムに実装されるＰ−ＲＯＭのプログラ
ム識別名および各Ｐ−ＲＯＭの実装位置を記録しておき
、Ｐ−ＲＯＭの実装後にそのＰ−ＲＯＭの特定の位置に
記録されているプログラム識別名および実装位置をメイ
ン制御部２０に吸い上げることよって、上記と同様のＰ
−ＲＯＭ誤挿入判定を行うことができる。
第１図はこの発明の方法が実施されるマイクロコンピュ
ータシステムのブロック図である。第２図は同システム
の概略基板配置図であり、第３図はメモリ構成図、第４
図は定数設定回路のテーブルを示す図、第５図は上記シ
ステムにおいてこの発明の方法を実施するときの制御手
順を示すフローチャートである。また、第６図はこの発
明の応用例を示す図である。 １−ＣＰｔＪ、３〜５−−Ｐ−ＲＯＭ。 ７一定数設定回路、 ＭＡ−プログラフＡ’識別名記憶領域、ＭＢ−Ｐ−ＲＯ
Ｍ実装位置記憶領域。 出願人 立石電機株式会社 代理人 弁理士 小森久夫 第１図 竿２図
ータシステムのブロック図である。第２図は同システム
の概略基板配置図であり、第３図はメモリ構成図、第４
図は定数設定回路のテーブルを示す図、第５図は上記シ
ステムにおいてこの発明の方法を実施するときの制御手
順を示すフローチャートである。また、第６図はこの発
明の応用例を示す図である。 １−ＣＰｔＪ、３〜５−−Ｐ−ＲＯＭ。 ７一定数設定回路、 ＭＡ−プログラフＡ’識別名記憶領域、ＭＢ−Ｐ−ＲＯ
Ｍ実装位置記憶領域。 出願人 立石電機株式会社 代理人 弁理士 小森久夫 第１図 竿２図
Claims (1)
- （１）複数のＰ−ＲＯＭのそれぞれの特定エリアに、予
めそのＰ−ＲＯＭに書き込まれているプログラムの識別
名およびそのＰ−ＲＯＭの基板への実装位置を記録する
とともに、基板に実装されるべきＰ−ＲＯＭの識別名お
よび各Ｐ−ＲＯＭ毎の前記特定エリアのアドレスを定数
設定手段で設定し、各Ｐ−ＲＯＭを実装後、前記定数設
定手段で設定されている前記特定エリアのアドレスを参
照して、Ｐ−ＲＯＭからプログラム識別名と実装位置と
をそれぞれ読み出し、読み出したプログラム識別名と前
記定数設定手段に設定されているプログラム識別名とを
比較し、かつ読み出した実装位置と実際のＰ−ＲＯＭ実
装位置とを比較して、いずれかの比較結果が不一致であ
るときＰ−ＲＯＭの誤挿入信号を形成することを特徴と
するＰ−ＲＯＭ誤挿入判定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054897A JPS59180899A (ja) | 1983-03-30 | 1983-03-30 | Ｐ−ｒｏｍ誤插入判定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054897A JPS59180899A (ja) | 1983-03-30 | 1983-03-30 | Ｐ−ｒｏｍ誤插入判定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59180899A true JPS59180899A (ja) | 1984-10-15 |
Family
ID=12983385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054897A Pending JPS59180899A (ja) | 1983-03-30 | 1983-03-30 | Ｐ−ｒｏｍ誤插入判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59180899A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160162A (ja) * | 1985-01-07 | 1986-07-19 | Meidensha Electric Mfg Co Ltd | メモリのペ−ジ方式 |
| JPS62156712A (ja) * | 1985-12-28 | 1987-07-11 | Canon Inc | 出力装置 |
| JPS63104158A (ja) * | 1986-10-22 | 1988-05-09 | Hioki Denki Kk | 複数のｒｏｍを具備した電子装置用ｒｏｍ装着位置チエツク装置 |
| JPS63285654A (ja) * | 1987-05-18 | 1988-11-22 | Sanyo Electric Co Ltd | メモリモジュ−ル実装誤り検出方式 |
| JPH0573404A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | シングルチツプマイクロコンピユータ |
-
1983
- 1983-03-30 JP JP58054897A patent/JPS59180899A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160162A (ja) * | 1985-01-07 | 1986-07-19 | Meidensha Electric Mfg Co Ltd | メモリのペ−ジ方式 |
| JPS62156712A (ja) * | 1985-12-28 | 1987-07-11 | Canon Inc | 出力装置 |
| JPS63104158A (ja) * | 1986-10-22 | 1988-05-09 | Hioki Denki Kk | 複数のｒｏｍを具備した電子装置用ｒｏｍ装着位置チエツク装置 |
| JPS63285654A (ja) * | 1987-05-18 | 1988-11-22 | Sanyo Electric Co Ltd | メモリモジュ−ル実装誤り検出方式 |
| JPH0573404A (ja) * | 1991-09-17 | 1993-03-26 | Nec Corp | シングルチツプマイクロコンピユータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6976197B2 (en) | Apparatus and method for error logging on a memory module | |
| US5390148A (en) | Method of rewriting data in EEPROM, and EEPROM card | |
| AU597140B2 (en) | Efficient address test for large memories | |
| JPH07306922A (ja) | Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法 | |
| EP0446534A2 (en) | Method of functionally testing cache tag rams in limited-access processor systems | |
| JPS59180899A (ja) | Ｐ−ｒｏｍ誤插入判定方法 | |
| JP2002222599A (ja) | 初期不良ブロックのマーキング方法、検索方法、及び半導体記憶装置 | |
| US7076636B1 (en) | Data storage system having an improved memory circuit board configured to run scripts | |
| JP2810899B2 (ja) | 電子部品誤実装防止装置 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JP2932392B2 (ja) | メモリカード | |
| JPS6346461B2 (ja) | ||
| JPS60122426A (ja) | 書込みデ−タチエック方式 | |
| JPH05189103A (ja) | オプションボード誤挿入警告システム | |
| JPH0820933B2 (ja) | データ書き込み方法およびその装置 | |
| JPH08138391A (ja) | フラッシュメモリ制御方式 | |
| JP3629820B2 (ja) | 基板検査装置 | |
| JP2000047896A (ja) | 装置固有情報の設定装置 | |
| JPH09252195A (ja) | 補給部品管理システム | |
| JPH0934800A (ja) | メモリ検出方法及び装置 | |
| JPH03211619A (ja) | データ処理装置 | |
| JPH09204369A (ja) | 記憶装置のメモリチェック方法 | |
| JPH02113648A (ja) | エラー情報格納装置 | |
| JPS63311520A (ja) | 入力デ−タ制御方式 |