JPS59204312A - 高周波信号切替回路 - Google Patents
高周波信号切替回路Info
- Publication number
- JPS59204312A JPS59204312A JP7824483A JP7824483A JPS59204312A JP S59204312 A JPS59204312 A JP S59204312A JP 7824483 A JP7824483 A JP 7824483A JP 7824483 A JP7824483 A JP 7824483A JP S59204312 A JPS59204312 A JP S59204312A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- terminal
- output
- high frequency
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、複数の入力端子と出力端子を有する高周波信
号マトリクス切替回路において、切替部の利得を可変と
するようにした回路に関するものである。
号マトリクス切替回路において、切替部の利得を可変と
するようにした回路に関するものである。
（背景技術）
第１図に示すごとく、従来の高周波信号マ） ＩＪクス
切替回路１は、入力端子２−１． ２−２．出力端子２
−３． ２−４．切替部３−１． ３−２゜３−３．
３−４．終端器４−１．’４−２．４−３゜４−４を含
んで構成されている。第２図は第１図の切替部３−１．
３−２．：３−３．３−４の詳細図を示したもので、切
替部３−５は、入力端子５−１．５−２．出力端子５−
３． ５−４．方向性結合器等を用いた結合回路６−１
． ６−２． ダイオード等のスイッチング素子７−
１．スイッチング素給制御信号入力端子７−２をもって
構成された高周波能動回路である。端子５−２から入力
された信号はスイッチング素子の状態に関係な（結合部
６−２を通り端子５−３に出力される。端子７−２に加
えられる信号によりスイッチング素子がオフの時、端子
５−１から入力された信号は、結合部６−１を通り端子
５−４にのみ出力される。
切替回路１は、入力端子２−１． ２−２．出力端子２
−３． ２−４．切替部３−１． ３−２゜３−３．
３−４．終端器４−１．’４−２．４−３゜４−４を含
んで構成されている。第２図は第１図の切替部３−１．
３−２．：３−３．３−４の詳細図を示したもので、切
替部３−５は、入力端子５−１．５−２．出力端子５−
３． ５−４．方向性結合器等を用いた結合回路６−１
． ６−２． ダイオード等のスイッチング素子７−
１．スイッチング素給制御信号入力端子７−２をもって
構成された高周波能動回路である。端子５−２から入力
された信号はスイッチング素子の状態に関係な（結合部
６−２を通り端子５−３に出力される。端子７−２に加
えられる信号によりスイッチング素子がオフの時、端子
５−１から入力された信号は、結合部６−１を通り端子
５−４にのみ出力される。
端子７−２に加えられる信号により、スイッチング素子
がオンの時は、端子５−１から入力された信号は結合部
６−１を通った後、端子５−４に出力されるとともに、
スイッチング素子７−１．結合部６−２を通り、端子５
−３にも出力される。
がオンの時は、端子５−１から入力された信号は結合部
６−１を通った後、端子５−４に出力されるとともに、
スイッチング素子７−１．結合部６−２を通り、端子５
−３にも出力される。
すなわち、５−１と５−３が接続される。
第２図に示す切替部をもって構成された第１図に示す高
周波信号マトリクス切替回路においては、入力端子２−
１からの信号を出力端子２−４に、入力端子２−２から
の信号な出力端子２−３に出力しようとする場合、切替
部３−３． ３−２のスイッチング素子をオンすること
により実現され、結合部の結合度をすべて同一のＣ、ス
イッチング素子の利得あるいは挿入損失をすべて同一の
（ｉとすると、出力端子２−３．２−４に出力される信
号のレベルは次のようになる。
周波信号マトリクス切替回路においては、入力端子２−
１からの信号を出力端子２−４に、入力端子２−２から
の信号な出力端子２−３に出力しようとする場合、切替
部３−３． ３−２のスイッチング素子をオンすること
により実現され、結合部の結合度をすべて同一のＣ、ス
イッチング素子の利得あるいは挿入損失をすべて同一の
（ｉとすると、出力端子２−３．２−４に出力される信
号のレベルは次のようになる。
出力端−子２−３の出力””−ＯＵＴはＰ、−６ＵＴ
” ＣＧＣＰ ２− ＩＮ ” Ｃ” ＣＴ Ｐ２−
ＩＮ・・・・・・（１）出力端子２−４の出力Ｐ４−
は ＯＵＴ Ｐ’−０ＵＴ ＝（１−Ｃ）ＣＧＣ（１−Ｃ）ＰＩ−１
Ｎ＝（１−Ｃ）２Ｃ２０ＰＩ−１Ｎ・＝・（２）となる
。ただしＰＩ−ＩＮ Ｉ Ｐ ２−ＩＮは各々入力端子
２−１．２−２の入力レベルである。
” ＣＧＣＰ ２− ＩＮ ” Ｃ” ＣＴ Ｐ２−
ＩＮ・・・・・・（１）出力端子２−４の出力Ｐ４−
は ＯＵＴ Ｐ’−０ＵＴ ＝（１−Ｃ）ＣＧＣ（１−Ｃ）ＰＩ−１
Ｎ＝（１−Ｃ）２Ｃ２０ＰＩ−１Ｎ・＝・（２）となる
。ただしＰＩ−ＩＮ Ｉ Ｐ ２−ＩＮは各々入力端子
２−１．２−２の入力レベルである。
式（１）２式（２）から明らかな様に、入力端子２−１
゜２−２の入力レベルを同一にしても、高周波７トリク
ス切替回路を通過することにより、出力端子２−３．２
−４の出力レベルは異って（る。また入力端子２−１か
らの信号を切替部３−１のスイッチング素子をオンして
出力端子２−３に出力し、入力端子２−２からの信号を
切替部３−４のスイッチング素子をオンし出力端子２−
４に出力する場合の出力端子２−３．２−４の信号レベ
ルは次のようになる。
゜２−２の入力レベルを同一にしても、高周波７トリク
ス切替回路を通過することにより、出力端子２−３．２
−４の出力レベルは異って（る。また入力端子２−１か
らの信号を切替部３−１のスイッチング素子をオンして
出力端子２−３に出力し、入力端子２−２からの信号を
切替部３−４のスイッチング素子をオンし出力端子２−
４に出力する場合の出力端子２−３．２−４の信号レベ
ルは次のようになる。
出力端子２−３の出力Ｐく一８ＵＴは
Ｐ３−ｏＵＴ＝（１−Ｃ）Ｃ２ＧＰｌ−１Ｎ°川−（３
）出力端子２−４の出方Ｐ′４− は ＯＵＴ ”ｏｕＴ＝ （１−ｃ） ｃ２ＧＰ２−ＩＮ
−−（４）である。この場合は式（３）２式（４）から
明らがな様に入力レベルが等しい場合出力レベルは同一
である。
）出力端子２−４の出方Ｐ′４− は ＯＵＴ ”ｏｕＴ＝ （１−ｃ） ｃ２ＧＰ２−ＩＮ
−−（４）である。この場合は式（３）２式（４）から
明らがな様に入力レベルが等しい場合出力レベルは同一
である。
しかし式（１）と式（３）、あるいは式（２）と式（４
）を比較すれば明らかな様に同じ出力端子に現われるレ
ベルが異っている。
）を比較すれば明らかな様に同じ出力端子に現われるレ
ベルが異っている。
この様に従来の高周波信号マトリクス切替回路において
は、同一レベルの信号を入力しても、接続状態により切
替回路内の通過径路が異るため、出力端子に現われるイ
誉号し大ルが、その都度変動する欠点を有していた。
は、同一レベルの信号を入力しても、接続状態により切
替回路内の通過径路が異るため、出力端子に現われるイ
誉号し大ルが、その都度変動する欠点を有していた。
（発明の課題）
本発明は、これらの欠点を解決するため、スイッチング
素子として、電界効果型トランジスタ等の素子を用い切
替時に切替部の利得を制御しようとするもので以下図面
につ℃・て詳細に説明する。
素子として、電界効果型トランジスタ等の素子を用い切
替時に切替部の利得を制御しようとするもので以下図面
につ℃・て詳細に説明する。
（発明の構成および作用）
第３図は、本発明による高周波信号マトリクス切替回路
Ｑ）構成図であり、２−１．２−２は信号入力端子、２
−３．２−４は信号出力端子、４−１゜４−２．４−３
．４−４は終端器、８−１．８−２゜８−３． ８−４
は切替時の利得を可変ならしめた切替部であり、高周波
能動回路で構成されて℃・る。
Ｑ）構成図であり、２−１．２−２は信号入力端子、２
−３．２−４は信号出力端子、４−１゜４−２．４−３
．４−４は終端器、８−１．８−２゜８−３． ８−４
は切替時の利得を可変ならしめた切替部であり、高周波
能動回路で構成されて℃・る。
第４図は、第３図の切替部８−１．８−２．８−３゜８
−４の詳細図を示し、８−５が切替部であり、５−１．
５−２の入力端子、５−３．５−４の出力端子、６−
１．６−２の結合部、電界効果型トランジスタ等を用い
た利得可変増幅器をもって構成されたスイッチング回路
９−１．制御信号入力端子９−２で構成されている。
−４の詳細図を示し、８−５が切替部であり、５−１．
５−２の入力端子、５−３．５−４の出力端子、６−
１．６−２の結合部、電界効果型トランジスタ等を用い
た利得可変増幅器をもって構成されたスイッチング回路
９−１．制御信号入力端子９−２で構成されている。
本構成において、第４図の端子５−２に加えられた信号
は９−１のスイッチング回路の動作に関係な（、結合部
６−２を通して、端子５−３に出力される。端子９−２
に加えられる制御信号により、９−１σ）スイッチング
回路がオフの時、端子５−１から入力された信号は、結
合部６−１を通して、端子５−４にのみ出力される。端
子９−２に加えられる制御信号により、９−１のスイッ
チング回路がオンの時は、端子５−１から入力された信
号は、結合部６−１を通った後５−４に出力される径路
と、スイッチング回路９−１で制御信号により設定され
た値（利得）で増幅され、結合部６−２を通して端子５
−３に出力される径路の２つに分岐出力される。すなわ
ち、スイッチング回路９−１は、出力端子５−３への信
号の切替動作とレベル設定を行う。
は９−１のスイッチング回路の動作に関係な（、結合部
６−２を通して、端子５−３に出力される。端子９−２
に加えられる制御信号により、９−１σ）スイッチング
回路がオフの時、端子５−１から入力された信号は、結
合部６−１を通して、端子５−４にのみ出力される。端
子９−２に加えられる制御信号により、９−１のスイッ
チング回路がオンの時は、端子５−１から入力された信
号は、結合部６−１を通った後５−４に出力される径路
と、スイッチング回路９−１で制御信号により設定され
た値（利得）で増幅され、結合部６−２を通して端子５
−３に出力される径路の２つに分岐出力される。すなわ
ち、スイッチング回路９−１は、出力端子５−３への信
号の切替動作とレベル設定を行う。
第４図に示す切替部をもって構成された第３図に示す高
周波信号マトリクス切替回路にお〜・では、入力端子２
−１．２−２に加えられた信号を出力端子２−３’、２
−４に出力させるためには、表１に示す切替部のスイッ
チング回路をオンとすることにより可能となる。
周波信号マトリクス切替回路にお〜・では、入力端子２
−１．２−２に加えられた信号を出力端子２−３’、２
−４に出力させるためには、表１に示す切替部のスイッ
チング回路をオンとすることにより可能となる。
表１ 人力、出力間が接続される時オンとなる切替部
本構成において、第３図に示す切替部８−１゜８−２．
８−３．８−４に含まれるスイッチング回路のオンの時
の利得をＧ＋ ｒ Ｇ２１ Ｇ３． Ｇ４ とし、結
合部の結合度をすべて同一のＣとした場合の入力端子２
−１．２−２と出力端子２−３． ２−４間の径路利得
は以下の表２の通りとなる。
８−３．８−４に含まれるスイッチング回路のオンの時
の利得をＧ＋ ｒ Ｇ２１ Ｇ３． Ｇ４ とし、結
合部の結合度をすべて同一のＣとした場合の入力端子２
−１．２−２と出力端子２−３． ２−４間の径路利得
は以下の表２の通りとなる。
表２ 切替回路の径路利得
上記の表２において、
Ｃ２（１−Ｃ）Ｇ、 ＝Ｃ２Ｇ２＝Ｃ２（１−Ｃ）２Ｇ
：１−（１−Ｃ）Ｃ２Ｇ４したがって （１−Ｃ）ＧＩ＝Ｇ２＝ （１−Ｃ）２Ｇ３ ＝（１−
Ｃ）Ｇ、・・・・・・（５）なる関係が満足される様に
、スイッチング回路のオンの時の利得Ｇ、 、Ｇ２．Ｇ
３、ｑをｉ制御信号により設定すれｉ了、入力端子２−
１．２−２に同一レベルの信号を入力した場合、接続状
態に関係なく、出力端子２−３．２−４の出力レベルは
常にニ定になるという特徴を有している。
：１−（１−Ｃ）Ｃ２Ｇ４したがって （１−Ｃ）ＧＩ＝Ｇ２＝ （１−Ｃ）２Ｇ３ ＝（１−
Ｃ）Ｇ、・・・・・・（５）なる関係が満足される様に
、スイッチング回路のオンの時の利得Ｇ、 、Ｇ２．Ｇ
３、ｑをｉ制御信号により設定すれｉ了、入力端子２−
１．２−２に同一レベルの信号を入力した場合、接続状
態に関係なく、出力端子２−３．２−４の出力レベルは
常にニ定になるという特徴を有している。
第５図は杢発明を応用した切替部の１実施例であり、８
−６は切替部、５−１． ５−２は入力端子、５−３．
５−４は出力端子、６−１．６−２は結合部、１０は
デュアル・ゲート電界効果型トランジスタを用いたスイ
ッチング回路、１１−１は上記トランジスタの第１ゲー
ト端子、１１−２は同様に第２ゲート端子、】１−３は
同様にドレイン端子、１１−４は同様にソース−号１２
は利得制御端子である。
−６は切替部、５−１． ５−２は入力端子、５−３．
５−４は出力端子、６−１．６−２は結合部、１０は
デュアル・ゲート電界効果型トランジスタを用いたスイ
ッチング回路、１１−１は上記トランジスタの第１ゲー
ト端子、１１−２は同様に第２ゲート端子、】１−３は
同様にドレイン端子、１１−４は同様にソース−号１２
は利得制御端子である。
本構成において端子５−１からの入力信号は、１２の制
御端子に印加する電圧によりトランジスタがオンの時、
結合部６−１を通り、トランジスタの第１ゲート端子１
１−１に入力され、増幅されてドレイン端子１１−３に
とりだされ、結合部６−２を通して５−３の出力端子に
出力される。
御端子に印加する電圧によりトランジスタがオンの時、
結合部６−１を通り、トランジスタの第１ゲート端子１
１−１に入力され、増幅されてドレイン端子１１−３に
とりだされ、結合部６−２を通して５−３の出力端子に
出力される。
１０のスイッチング回路σ）増幅度（利得）は、１２０
制御端子に印加される電圧により可変であり、先の式（
５）を満足する様に設定することが可能である。
制御端子に印加される電圧により可変であり、先の式（
５）を満足する様に設定することが可能である。
（発明の効果）
以−Ｌ説明したように高周波信号マトリクス切替回路σ
）切替部のスイッチング回路の利得を式（５）に示す関
係に設定することにより、従来問題と゛なっていた切替
回路の出力端子のレベルが、接続状態 ・により変動す
るという欠点が無（なり、いかなる接続状態においても
出力レベルが一定となる利点がある。
）切替部のスイッチング回路の利得を式（５）に示す関
係に設定することにより、従来問題と゛なっていた切替
回路の出力端子のレベルが、接続状態 ・により変動す
るという欠点が無（なり、いかなる接続状態においても
出力レベルが一定となる利点がある。
尚上記においては、２×２のマ） ＩＪクス切替回路に
ついて述べたが、一般にＮＸＭのマ） ＩＪクス切替回
路についても同様に各切替部の利得を制御することによ
り、切替動作と、出力レベルを制御することができ、い
かなる接続状態に対しても、マトリクス切替回路の出力
レベルをすべて同一にすることが可能となる。
ついて述べたが、一般にＮＸＭのマ） ＩＪクス切替回
路についても同様に各切替部の利得を制御することによ
り、切替動作と、出力レベルを制御することができ、い
かなる接続状態に対しても、マトリクス切替回路の出力
レベルをすべて同一にすることが可能となる。
また上記においては、出力レベルを同一にすることにつ
いて述べてきたが、切替時に第４図の９−２あるいは第
５図の１２の端子に加える電圧を制御することにより、
切替時毎に出力を所望のレベルに制御するような使用法
も可能となる。またスイッチング素子として、光半導体
材料をもって構成された電界効果型トランジスタを用い
ると、上記の機能は、制御電圧の代りに光により制御す
ることが可能となる。
いて述べてきたが、切替時に第４図の９−２あるいは第
５図の１２の端子に加える電圧を制御することにより、
切替時毎に出力を所望のレベルに制御するような使用法
も可能となる。またスイッチング素子として、光半導体
材料をもって構成された電界効果型トランジスタを用い
ると、上記の機能は、制御電圧の代りに光により制御す
ることが可能となる。
第１図（ま、従来の高周波信号マ） ＩＪクス切替回路
の構成図、第２図は、第１図の切替部の詳細図、第３図
は、本発明による高周波信号マ） ＩＪクス切替回路の
構成図、第４図は第３図の切替部の説明図、第５図は本
発明を応用して得られるデュアル・ゲート型電界効果型
トランジスタを用いた切替部の具体例である。 ｌ・・・高周波信号マトリクス切替回路２−１． ２−
２・・・信号入力端子 ２−３．２−４・・・信号出力端子 ３−１．３−２．３−３．３−４．３−５・・・切替部
４−’１．４−２．４−３．４−４・・・終端器５−１
． ５−２・・・信号入力端子 ５−３． ５−４・・・信号出力端子 ６−１． ６−２・・・結合部 ７−１・・・スイッチング素子 ７−２・・・制御信号入力端子 ８−１． ８−２． ８−３． ８−４． ８−５．
８−６・・・利得可変増幅回路で構成された切替部 ９−１・・・利得可変増幅回路で構成されたスイッチン
グ回路 ９−２・・・制御信号入力端子 １０・・・プーアル・ゲート型電界効果型トランジスタ
１１−１・・・第１ゲート端子 １１−２・・・第２ゲート端子 １１−３・・・ドレイン端子 １１−４・・・ソース端子 １２・・・利得制御端子 特許出願人 日本電信電話公社 特許出願代理人 弁理士 山本恵− 第２図
の構成図、第２図は、第１図の切替部の詳細図、第３図
は、本発明による高周波信号マ） ＩＪクス切替回路の
構成図、第４図は第３図の切替部の説明図、第５図は本
発明を応用して得られるデュアル・ゲート型電界効果型
トランジスタを用いた切替部の具体例である。 ｌ・・・高周波信号マトリクス切替回路２−１． ２−
２・・・信号入力端子 ２−３．２−４・・・信号出力端子 ３−１．３−２．３−３．３−４．３−５・・・切替部
４−’１．４−２．４−３．４−４・・・終端器５−１
． ５−２・・・信号入力端子 ５−３． ５−４・・・信号出力端子 ６−１． ６−２・・・結合部 ７−１・・・スイッチング素子 ７−２・・・制御信号入力端子 ８−１． ８−２． ８−３． ８−４． ８−５．
８−６・・・利得可変増幅回路で構成された切替部 ９−１・・・利得可変増幅回路で構成されたスイッチン
グ回路 ９−２・・・制御信号入力端子 １０・・・プーアル・ゲート型電界効果型トランジスタ
１１−１・・・第１ゲート端子 １１−２・・・第２ゲート端子 １１−３・・・ドレイン端子 １１−４・・・ソース端子 １２・・・利得制御端子 特許出願人 日本電信電話公社 特許出願代理人 弁理士 山本恵− 第２図
Claims (1)
- 複数の高周波信号入力端子と複数の高周波信号出力端子
を持ち、各高周波信号入力端子と各高周波信号出力端子
の間に高周波信号径路が形成され、外部からの制御信号
により該高周波信号径路を切替え得る高周波信号切替回
路において、前記高周波信号径路に高周波能動回路が挿
入され、外部からの制御信号により該高周波信号径路の
切替動作および該高周波能動回路の出力電力が制御され
ろことを特徴とする高周波信号切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7824483A JPS59204312A (ja) | 1983-05-06 | 1983-05-06 | 高周波信号切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7824483A JPS59204312A (ja) | 1983-05-06 | 1983-05-06 | 高周波信号切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59204312A true JPS59204312A (ja) | 1984-11-19 |
| JPH0336329B2 JPH0336329B2 (ja) | 1991-05-31 |
Family
ID=13656598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7824483A Granted JPS59204312A (ja) | 1983-05-06 | 1983-05-06 | 高周波信号切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59204312A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150083A (en) * | 1988-10-07 | 1992-09-22 | Siemens Aktiengesellschaft | Digitally controlled monolithic switch matrix using selectable dual gate FET power dividers and combiners |
-
1983
- 1983-05-06 JP JP7824483A patent/JPS59204312A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150083A (en) * | 1988-10-07 | 1992-09-22 | Siemens Aktiengesellschaft | Digitally controlled monolithic switch matrix using selectable dual gate FET power dividers and combiners |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0336329B2 (ja) | 1991-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4973918A (en) | Distributed amplifying switch/r.f. signal splitter | |
| JPH0616571B2 (ja) | 電流増幅装置 | |
| JPS62245720A (ja) | 広帯域電界制御スイツチング回路 | |
| US4355287A (en) | Bridge amplifiers employing complementary field-effect transistors | |
| JPS63253730A (ja) | 電力増幅器 | |
| JPS59204312A (ja) | 高周波信号切替回路 | |
| US3872439A (en) | Electronic switching circuit for bidirectional transfer | |
| US4342968A (en) | Alternating voltage amplifier circuit having a plurality of semiconductor amplifier elements operated in a grounded gate or grounded base configuration | |
| KR900007276B1 (en) | Amplifier having a cascade circuit | |
| TW200411975A (en) | Attenuator | |
| JP2001177352A (ja) | 半導体集積回路 | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| US20240339972A1 (en) | Radio frequency circuit | |
| JPH10173464A (ja) | ステップアッテネータ | |
| JPS61131606A (ja) | 差動増幅回路 | |
| KR100263527B1 (ko) | 디지털 제어 가변 감쇠기 | |
| JPH0461524B2 (ja) | ||
| CN114614782A (zh) | 一种前端放大器和混频器融合的电路 | |
| JPH0224406B2 (ja) | ||
| JPH0224293Y2 (ja) | ||
| SU1046910A1 (ru) | Управл емый аттенюатор | |
| JPH04105417A (ja) | 高周波スイッチ回路 | |
| JPS60170308A (ja) | 演算増幅器の出力回路 |