JPS5926032B2 - テレビジヨン映像信号発生装置 - Google Patents

テレビジヨン映像信号発生装置

Info

Publication number
JPS5926032B2
JPS5926032B2 JP54039650A JP3965079A JPS5926032B2 JP S5926032 B2 JPS5926032 B2 JP S5926032B2 JP 54039650 A JP54039650 A JP 54039650A JP 3965079 A JP3965079 A JP 3965079A JP S5926032 B2 JPS5926032 B2 JP S5926032B2
Authority
JP
Japan
Prior art keywords
data
memory
video signal
television video
dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54039650A
Other languages
English (en)
Other versions
JPS55133088A (en
Inventor
仁也 守田
孝雄 清水
興一郎 星
秀廉 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP54039650A priority Critical patent/JPS5926032B2/ja
Publication of JPS55133088A publication Critical patent/JPS55133088A/ja
Publication of JPS5926032B2 publication Critical patent/JPS5926032B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、テレビジョン映像の一画面分の表示データを
メモリに記憶し、そのメモリからテレビジョン走査に同
期して表示データを読み出してテレビジョン映像信号を
得るテレビジョン映像信号発生装置に関する。
この種の装置は、テレビジョン画面を、水平方向にN等
分し垂直方向にM等分してできるN×M個の格子に分け
、これらの各格子に表示すべきデータ(以下、ドットゼ
ータと称する)を、格子数と等しい数の記憶セルを有す
るメモリの各記憶セルにそれぞれ記憶し、このメモリか
らテレビジョン走査に同期して記憶データを読み出すこ
とによつて、モザイク状のテレビジョン映像を表わすテ
レビジョン映像信号を発生する。
この種のテレビジョン映像信号発生装置は、コンピユー
タアデータを処理しその結果をテレビジョン映像として
表示する場合などに使用される。このような場合、コン
ピュータに保有されているデータおよびコンピュータに
接続されている端末装置からのデータを用いて、コンピ
ュータでデータ処理を行ない、その結果は映像として表
示できるように、ドットデータ単位でかつコンピュータ
の出力タイミングでテレビジョン映像信号発生装置のメ
モリに記憶される。端末装置から新たなデータがコンピ
ュータに加えられると、このデータを用いてデータ処理
が行なわれ、その結果記憶されている表示データで変更
すべきデータのみドットデータ単位でメモリに書き込ま
れ、この書込みによつて前に記憶されていた表示データ
は新しい表示データに変更される。このようにしてメモ
リに記憶された、あるいはその後のコンピユータでのデ
ータ処理によつて変更され記憶されている表示データは
、テレビジヨン走査と同期して読み出されテレビジヨン
映像信号となる。
このテレビジヨン映像信号をテレビジヨン画面上に表示
すると、映像輪郭は階段状になり、視覚的には不自然で
ある。この輪郭の不自然さを少なくするためには、映像
画面の等分数(NおよびM)を多くすればよい。しかし
ながら、等分数を増せば格子数が増加し、それに応じて
一画画分のドットデータも増加するので、それらを記憶
するメモリ容量が増加する。コンピユータからの出力タ
イミングは一定であるので、換言すればコンピユータか
らテレビジヨン映像信号発生装置のメモリへのドツトデ
ータ単位の書込みに要する時間は一定であるので、ドッ
トゼータの増加とともに、すなわちメモリ容量の増加と
ともに、メモリ書込み時間がその分だけ長くかかるとい
う欠点があつた。したがつて本発明の目的は、出力テレ
ビジヨン映像の水平および垂直方向の等分数を増加して
映像輪郭の不自然さを解消するためにメモリ容量を増加
しても、そのメモリ容量増加分に応じて表示データ書込
時間が増加しないテレビジヨン映像信号発生装置を得る
ことである。
本発明によれば、テレビジヨン映像の一画面分の表示デ
ータを記憶するメモリと、前記メモリへの前記表示デー
タの書き込みを制御する書込制御手段と、前記メモリか
ら前記表示データをテレビジヨン走査に同期して読み出
す読出制御手段とを有し、前記書込制御手段が、前記メ
モリの各記憶セルに対応するドットデータの各々を前記
各記憶セルに一対一で書き込む第一の手段と、前記ドツ
トデータの各々を複数個の前記記憶セルに書き込む第二
の手段と、前記第一および第二の手段を切り替える手段
とを有するテレビジヨン映像信号発生装置が得られる。
本発明によるテレビジヨン映像信号発生装置においては
、コンピユータから表示データをコンピユータの出力タ
イミングでメモリに書き込むとき書き込むべき表示デー
タのドットデータをそれに対応するメモリの記憶セルに
一対一で書き込むモードと、複数個の記憶セルに(一対
複数セルに)書き込むモードとが切り替えられるので、
書き込む表示データ(コンピユータからの出力データ)
に応じてモード切換えを行なつてメモリ書込み時間の増
大を抑えることができるだけでなく、書き込む表示デー
タの内容によつては大幅な時間短縮も可能である。
上に述べた本発明の目的、構成および効果は、本発明の
実施例を示した図面を参照した次の説明により一層明確
になる。
第1図を参照すると、この図に示した本発明の実施例は
、コンピユータの1回命令で4ドツトデータ(1グルー
プ)の処理をする装置に適用した例である。
この実施例は、本発明によるテレビジヨン映像信号発生
装置10と、データ入力装置11と、コンピユータ12
と、モニター13とを有している。データ入力装置11
からのデータおよびコンピユータ12に保有されている
データはコンピユータ12で処理される。コンピユータ
12は表示すべきデータあるいは変更すべきデータをド
ットデータ単位で表わす表示データD、その表示データ
Dの各ドツトデータをメモリの記憶セルに一対一で書き
込むか、−対複数で書き込むかを示すモードデータMお
よびドットデータグループのアドレス情報Aを、1回命
令で4ドットデータ分(1グループ)ずつ、テレビジヨ
ン映像信号発生装置10に供給する。テレビジヨン映像
信号発生装置10は、テレビジヨン映像の一画面分の表
示データを記録するメモリ15と、メモリ15への表示
データDの書き込みを制御する書込制御回路16と、メ
モリ15からテレビジヨン走査に同期して記憶データを
読み出す読出制御回路17と、メモリ15の書込および
読出し動作を切替える書込読出切替器18とを有してい
る。
書込制御回路16は、第2図に示すとおり、同時に供給
される4つのドットデータDO−D3をメモリ15の各
記憶セル#o〜#n1に一対一で供給するための第一の
ゲート回路群21(21−0,21−1,21−2,2
1−3)と、4つのドットデータD。−D3をメモリ1
5の各記憶セルに一対複数で供給するための第二のゲー
ト回路群22(22−0,22−1,・・・・・・−・
・22−7)と、モードデータMに応じて第一および第
二の回路群21および22の一方を選択する信号を発生
するゲート制御回路23と、アドレス情報Aを受けて書
込アドレスを制御するアドレス制御回路24と、アドレ
ス制御回路24の制御のもとに第一の回路群21あるい
は第二の回路群22からのドットデータをメモリ15の
各記憶セルに供給するためのゲート回路群25とを有し
ている。コンピユータ12から供給されるデータは、例
えば第3図に示すような図形のデータ、特に同図点a−
j間のデータの場合、点a−b間および点c−h間はモ
ードデータMが第一の回路群21を選択してドットデー
タを記憶セルに一対一で書き込むような、また点b−c
間および点h−j間は第二の回路群22を選択してドツ
トデータを記憶セルに一対複数(本実施例の場合は、一
つのドットデータを二つの記憶セルに)で書き込むよう
なデータである。
また、文字と図形とが混在する場合、文字の部分では第
一の回路群21を選択してドットデータを一対一で記憶
セルに書き込むよう、図形の部分では第二の回路群22
を選択してドットデータを記憶セルに一対複数で書き込
むようなデータがコンピユータから供給される。コンピ
ユータ12からのデータのうち、4つのドットデータD
(DO−D3)は第一および第二のゲート回路群21お
よび22の対応するゲート回路に、モードデータMはゲ
ート制御回路23に、さらにアドレス情報Aはアドレス
制御回路24にそれぞれ供給される。
モードデータMが例えば「1]のとき、ゲート制御回路
23は、第一のゲート回路群21を選択する。これによ
つて、ドツトデータD。−D3はゲート回路21−o〜
21−3を経てデータライン25−o〜25−3それぞ
れに供給される。モードデータMが「0」のとき、ゲー
ト匍脚回路23は、第二のゲート回路群22を選択する
。これによつてドットデータD。はゲート回路22−o
および22−1を経てデータライン26−oおよび26
−1に、ドツトデータD1はゲート回路22−2および
22−3を経てデータライン26−2および22−3に
、ドットデータD2はゲート回路22−4および22−
5を経てデータライン26−4および26−5に、さら
にドツトデータD3はゲート回路22−6および22−
7を経てデータライン26−6および26−7にそれぞ
れ供給される。一方、コンピユータ12からアドレス制
御回路24に供給されるアドレス情報Aは、モードデー
タMと関係づけられており、モードデータMが「1」の
場合同時に4つの記憶セルのアドレスを、モードデータ
Mが「0]の場合同時に4m個の記憶セル(mは2以上
の整数、本実施例の場合はM2)のアドレスを表わすよ
うになつている。
すなわち、モードデータMが[1」のときアドレスデー
タライン27(27−0,27−1,・・・・・・・・
・27−(讐−1) )に、モードデータMが「O」の
ときアドレスデータライン28(28−0,28−1,
・・・・・・・・・28−(替一,))にゲート回路群
25を選択する信号が順次供給される。モードデータM
が「1」のときデータライン25−o〜25−3に供給
されるドツトデータD。〜D3はアドレスデータライン
27の一つに供給されるアドレス信号に応じて、対応す
る記憶セルに書き込まれる。すなわち、アドレスデータ
ライン27−oにアドレス信号が供給されると、データ
ライン25−o〜25−3に供給されているドツトデー
タD。−D3はメモリ15の記憶セル#o〜#3にそれ
ぞれ書き込まれ、アドレス信号がアドレスデータライン
27−1に供給されると、その時点でのドツトデータD
。−D3はメモリ15の記憶セル#4〜#7にそれぞれ
書き込まれる。以下同様にして、アドレスデータライン
27の一つにアドレス信号が供給されると、その時点で
のドットデータD。−D3が、アドレス信号が供給され
たアドレスデータラインに対応する記憶セルに一対一で
同時に書き込まれる。モードデータMが1−0」のとき
データライン26−o〜26−7に供給されるドツトデ
ータD。
〜D3の各々は、アドレスデータライン28の一つに供
給されるアドレス信号に応じて、対応する2つの記憶セ
ルにそれぞれ書き込まれる。すなわち、アドレスデータ
ライン28−oにアドレス信号が供給されると、ドット
データD。は記憶セル#0および#1に、ドットデータ
D1は記憶セル#2および#3にドツトデータD2は記
憶セル#4および#5に、そしてドットデータD3は記
憶セル#6および#7にそれぞれ書き込まれる。アドレ
スデータライン28−1にアドレス信号が供給されると
、その時点でのドットデータD。〜D3は記憶セル#8
〜#15に書き込まれる。以下同様にして、アドレスデ
ータライン28の一つにアドレス信号が供給されるとそ
の時点でのドツトデータD。−D3が、ドツトデータ一
つに対して2つの記憶セルに書き込まれる。このように
して、モードデータMに応じて、同時に供給される4つ
のドツトデータが4つの記憶セルに一対一で書き込まれ
たり、8つの記憶セルに一対二で書き込まれる。
コンピユータ12から供給されるデータのサイクルタイ
ムは一定であるので、ドットデータを一対二で記憶セル
に書き込めば、一対一の場合に比較して画面上の単位長
さ当りの書込時間を半分にできる。したがつて、第3図
の図形の場合、点b−c間および点h−j間の単位長さ
当りの書込時間は点a−b間および点c−h間の単位長
さ当りの書込時間の半分であり一つのドツトデータを書
き込む記憶セルの数を増せばそれに応じて単位長さ当り
の書込時間を短縮できる。このようにして表示データが
書き込まれたメモリ15から、読出制御回路17の制御
によつてテレビジヨン走査に同期してデータを読み出し
てテレビジヨン映像信号を出力端子14に得る。
このテレビジヨン映像信号をモニター13に供給すれば
、メモリ15に記憶されているデータをモニターできる
。次に、データ入力装置11から新たなデータがコンピ
ユータ12に供給されて処理され、表示面上の映像の一
部を変更するようコンピユータ12が判断すれば、コン
ピユータ12は変更を要する部分のドットデータDおよ
びモードデータMをアドレス情報Aとともに書込制御回
路16に供給する。
書込制御回路16は、アドレス情報Aに応じた記憶セル
に、モードデータMに応じてドットデータDの各々を一
対一あるいは一対複数で書き込む。これによつて記憶さ
れている映像はその一部がコンピユータ12からのデー
タに応じて変更される。上に述べた実施例は、コンピユ
ータの1回命令で4ドットデータの処理をする装置であ
るが、この実施例の場合以外のドットデータ数/命令で
も同様に可能である。
またメモリ配列は水平方向に順次並べて書込む場合につ
いて説明したが、垂直方向に順次並べて書込む場合およ
び水平方向、垂直方向に不規則に並べて同時に書込む場
合も可能である。これらの変形については、実施例の説
明から当業者には明らかであるので説明は省略する。上
に詳細に述べたとおり、本発明によるテレビジヨン映像
信号発生装置においては、ドットデータの各々をメモリ
に記憶する際メモリの記憶セルに一対一で書き込む第一
のモードと一対複数で書き込む第二のモードとが切り替
えられるようになつているので、例えば水平方向で細か
く変化するデータの場合には第一のモードを、変化がな
い部分では第二のモードを選択できる。これによつて画
面の等分数を増すことによつてドットデータおよびメモ
リの記憶セル(メモリ容量)が増加しても、メモリへの
データ書込時間の増加を抑えることができる。
【図面の簡単な説明】
第1図は本発明の一実施例のプロック図、第2図は第1
図に示した実施例の一部分の詳細プロック図、第3図は
本発明の動作を説明する図である。

Claims (1)

    【特許請求の範囲】
  1. 1 テレビジョン映像の一画面分の表示データを記憶す
    るメモリと、前記メモリへの前記表示データの書き込み
    を外部制御データおよびアドレスデータにより制御する
    書込制御手段と、前記メモリから前記表示データをテレ
    ビジョン走査に同期して読み出す読出制御手段とを有す
    るテレビジョン映像信号発生装置において、前記書込制
    御手段が、前記表示データを受ける複数個の第一のゲー
    ト手段と、前記外部制御データに応じて前記ゲート手段
    を制御するゲート信号を発生するゲート制御手段と、前
    記第一のゲート手段の出力および前記アドレスデータを
    受ける複数個の第二のゲート手段とを有し、前記第二の
    ゲート手段の出力が前記メモリの各記憶セルにそれぞれ
    接続されていることを特徴とするテレビジョン映像信号
    発生装置。
JP54039650A 1979-04-02 1979-04-02 テレビジヨン映像信号発生装置 Expired JPS5926032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54039650A JPS5926032B2 (ja) 1979-04-02 1979-04-02 テレビジヨン映像信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54039650A JPS5926032B2 (ja) 1979-04-02 1979-04-02 テレビジヨン映像信号発生装置

Publications (2)

Publication Number Publication Date
JPS55133088A JPS55133088A (en) 1980-10-16
JPS5926032B2 true JPS5926032B2 (ja) 1984-06-23

Family

ID=12558949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54039650A Expired JPS5926032B2 (ja) 1979-04-02 1979-04-02 テレビジヨン映像信号発生装置

Country Status (1)

Country Link
JP (1) JPS5926032B2 (ja)

Also Published As

Publication number Publication date
JPS55133088A (en) 1980-10-16

Similar Documents

Publication Publication Date Title
KR0167116B1 (ko) 변형가능한 디스플레이 메모리 제공방법 및 장치
US4931956A (en) Video image creation systems
US5483257A (en) Background picture display apparatus and external storage unit used therefor
EP0201210B1 (en) Video display system
JP2773354B2 (ja) 特殊効果装置及び特殊効果発生方法
JPS5937512B2 (ja) ラスタ−表示装置
JPH02208690A (ja) 表示メモリとそれを備えた画像処理装置
EP0264726A2 (en) Picture transformation memory
US4570161A (en) Raster scan digital display system
US20010022587A1 (en) Display device and image displaying method on display device
JPS6362753B2 (ja)
JPH06314085A (ja) イメージ処理システム
JPS5912176B2 (ja) デイジタル・テレビジヨン・デイスプレイのためのカ−ソル回路
US5610630A (en) Graphic display control system
US5253062A (en) Image displaying apparatus for reading and writing graphic data at substantially the same time
JPS5926032B2 (ja) テレビジヨン映像信号発生装置
US6046753A (en) Electronic image processing system for modifying initial image data
US5977999A (en) Electronic graphic apparatus with low data transfer rate between data stores
JPS58129473A (ja) メモリ制御方式
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
JPS60130988A (ja) テレビ画面表示装置
JPH03239067A (ja) 画像読み取り装置
JPH0567185A (ja) 画像表示処理装置
JPH05252353A (ja) 画像読み取り装置
JPS61215585A (ja) 表示装置の多重画面表示方式