JPS5937598B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5937598B2 JPS5937598B2 JP55045435A JP4543580A JPS5937598B2 JP S5937598 B2 JPS5937598 B2 JP S5937598B2 JP 55045435 A JP55045435 A JP 55045435A JP 4543580 A JP4543580 A JP 4543580A JP S5937598 B2 JPS5937598 B2 JP S5937598B2
- Authority
- JP
- Japan
- Prior art keywords
- bonded
- conductive pattern
- conductive
- light emitting
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Led Device Packages (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体電子回路、特に混成集積回路または表示
デバイス等の構成に適する電子回路用ヘッダーに関する
。
デバイス等の構成に適する電子回路用ヘッダーに関する
。
絶縁基板上に導電パターンを具え、トランジスタ、発光
ダイオード等の能動素子および抵抗、容量等の受動素子
をそれぞれ実装して表示デバイス等を構成する電子回路
用ヘッダーにおいては、接着ロー材の流れ制御が常ｖｃ
問題とされて来た。
ダイオード等の能動素子および抵抗、容量等の受動素子
をそれぞれ実装して表示デバイス等を構成する電子回路
用ヘッダーにおいては、接着ロー材の流れ制御が常ｖｃ
問題とされて来た。
例えば表示デバイス用ヘッダーでは、導電パターンの導
電面の一つに発光ダイオードの一つをロー付けすると、
接着ロー材が接着面から溢出して導電面に他の発光ダイ
オードの電極の一つをボンディング接続して両者を直列
接続しようとする企てを実質的に不可能にする問題が生
じている。このロー材の流れを制御するため従来とられ
て来た手段は、高々ロー材の量、加熱温度および時間を
厳格に管理するだけであυ、少し進んたものとしては導
電面にきわめて細い巾のロー流れ防止材を塗布して所謂
「せき止め」とする方法も考えられてはいるが、単なる
提案に止まつており、有効な解決策となるには至つてい
な、・ｏ更に表示デバイスでは発光面との視覚コントラ
ストが重要である。したがつてこの視覚コントラストを
向上するための手段が重要な問題であるが、基板材の表
面に設けられた導電パターン自身も暗体ではないので、
発光状態にある発光ダイオードと周辺部との視覚コント
ラストは未た十分であるとは言い難いものである。本発
明の目的は表示デ、・ィスにおける視覚コントラストの
向上に関する問題点を解決する電子回路用ヘッダーの構
造を提供することである。
電面の一つに発光ダイオードの一つをロー付けすると、
接着ロー材が接着面から溢出して導電面に他の発光ダイ
オードの電極の一つをボンディング接続して両者を直列
接続しようとする企てを実質的に不可能にする問題が生
じている。このロー材の流れを制御するため従来とられ
て来た手段は、高々ロー材の量、加熱温度および時間を
厳格に管理するだけであυ、少し進んたものとしては導
電面にきわめて細い巾のロー流れ防止材を塗布して所謂
「せき止め」とする方法も考えられてはいるが、単なる
提案に止まつており、有効な解決策となるには至つてい
な、・ｏ更に表示デバイスでは発光面との視覚コントラ
ストが重要である。したがつてこの視覚コントラストを
向上するための手段が重要な問題であるが、基板材の表
面に設けられた導電パターン自身も暗体ではないので、
発光状態にある発光ダイオードと周辺部との視覚コント
ラストは未た十分であるとは言い難いものである。本発
明の目的は表示デ、・ィスにおける視覚コントラストの
向上に関する問題点を解決する電子回路用ヘッダーの構
造を提供することである。
本発明によれば、絶縁性基板と、この絶縁性基板上に配
設され、半導体表示素子が取υ付けられた第１の導電パ
ターンと、この絶縁性基板上に配設され、一端が半導体
表示素子の電極に接続されたボンディング線の他端が接
続された第２の導電パターンと、半導体表示素子と前記
ボンディング線の前記他端が接続され／て位置との間に
設けられかつ前記ボンディング線の下に延在された視覚
的に暗体の絶縁物層とを含む半導体装置を得る。本発明
によれば、視覚的に暗体の絶縁物層を半導体表示素子近
傍に有することとなるので、半導体表示素子が発光した
時の視覚コントラストが著しく向上できるので表示デバ
イス用ヘツダ一として好適なものである。更に絶縁物層
はいわゆるロー材のせき止め効果も果すことができるの
で、ロー材が半導体表示素子部からあふれ出して、ボン
デイング部をおおつてしまい、ボンデイングができなく
なるというような欠点が解消される。更に絶縁物層を導
電パターンと重なるように形成すると、導電パターンの
はがれ等を防ぐ保護効果も果すことができる。以下、図
面を用いて本発明をより詳細に説明する。
設され、半導体表示素子が取υ付けられた第１の導電パ
ターンと、この絶縁性基板上に配設され、一端が半導体
表示素子の電極に接続されたボンディング線の他端が接
続された第２の導電パターンと、半導体表示素子と前記
ボンディング線の前記他端が接続され／て位置との間に
設けられかつ前記ボンディング線の下に延在された視覚
的に暗体の絶縁物層とを含む半導体装置を得る。本発明
によれば、視覚的に暗体の絶縁物層を半導体表示素子近
傍に有することとなるので、半導体表示素子が発光した
時の視覚コントラストが著しく向上できるので表示デバ
イス用ヘツダ一として好適なものである。更に絶縁物層
はいわゆるロー材のせき止め効果も果すことができるの
で、ロー材が半導体表示素子部からあふれ出して、ボン
デイング部をおおつてしまい、ボンデイングができなく
なるというような欠点が解消される。更に絶縁物層を導
電パターンと重なるように形成すると、導電パターンの
はがれ等を防ぐ保護効果も果すことができる。以下、図
面を用いて本発明をより詳細に説明する。
第１図は従来の電子回路用ヘツダ一上に組立てられた表
示デバイスの平面図である。
示デバイスの平面図である。
従来の電子回路用ヘツダ一は絶縁基板１の表面に導電パ
ターンλが導電面３をすべて露出して形成されているの
で、発光ダイオードＬＥＤｌ，ＬＥＤ２，ＬＥＤｎは表
示発光″ゞターンに従い導電面３の上に配列されそれぞ
れマウントされる。２つの発光ダイオードを直列に接続
する必要があるときは、１つの発光ダイオードを接着し
た同一導電面に他の発光ダイオードの電極が金属細線４
を用いてポンデイング接続される。
ターンλが導電面３をすべて露出して形成されているの
で、発光ダイオードＬＥＤｌ，ＬＥＤ２，ＬＥＤｎは表
示発光″ゞターンに従い導電面３の上に配列されそれぞ
れマウントされる。２つの発光ダイオードを直列に接続
する必要があるときは、１つの発光ダイオードを接着し
た同一導電面に他の発光ダイオードの電極が金属細線４
を用いてポンデイング接続される。
この際ロー材の量、加熱温度および時間等がそれぞれ適
切でないと、口ー材は接着面から溢れ出し導電面上を流
れてボンデイングすべき部分までを余分に濡らしてしま
う現象がよく起きる。したがつてロー材の量、加熱温度
および時間等の接着条件を厳格に管理できなければ爾後
のボンデイング接続は不可能となる。しかしこれらの接
着条件を完全に満足させる生産管理は困難であり歩溜り
の低下は避けることができない。第２図はボンデイング
すべぎ導電面までロー材が溢出した状態を説明する図で
５は発光ダイオードＬＥＤＬまたはＬＥＤ２の接着面か
らそれぞれの導電面３上に溢れ出たロー材を示し、発光
ダイオードＬＥＤ２の電極からＬＥＤｌの接着された導
電面にはボンデイング接続できないことを表わすもので
ある。更に従来の電子回路用ヘツダ一の導電面３はすべ
て露出してお９、その露出された導電面自身は光学的に
暗体ではなくむしろ明色体に近いものであり、しかも発
光ダイオードの周辺に比較的密度庫く集中されているの
で、特に重要な発光体周辺の視覚コントラストは必ずし
も良好なものではない。このように表示デバイス等に用
いられて来た従来の電子回路用ヘツダ一は、絶縁基板の
表面に形成される導電パターンがその導電面をすべて露
出されたままの状態に置かれているので、接着ロー材の
流れが十分に制御できない。
切でないと、口ー材は接着面から溢れ出し導電面上を流
れてボンデイングすべき部分までを余分に濡らしてしま
う現象がよく起きる。したがつてロー材の量、加熱温度
および時間等の接着条件を厳格に管理できなければ爾後
のボンデイング接続は不可能となる。しかしこれらの接
着条件を完全に満足させる生産管理は困難であり歩溜り
の低下は避けることができない。第２図はボンデイング
すべぎ導電面までロー材が溢出した状態を説明する図で
５は発光ダイオードＬＥＤＬまたはＬＥＤ２の接着面か
らそれぞれの導電面３上に溢れ出たロー材を示し、発光
ダイオードＬＥＤ２の電極からＬＥＤｌの接着された導
電面にはボンデイング接続できないことを表わすもので
ある。更に従来の電子回路用ヘツダ一の導電面３はすべ
て露出してお９、その露出された導電面自身は光学的に
暗体ではなくむしろ明色体に近いものであり、しかも発
光ダイオードの周辺に比較的密度庫く集中されているの
で、特に重要な発光体周辺の視覚コントラストは必ずし
も良好なものではない。このように表示デバイス等に用
いられて来た従来の電子回路用ヘツダ一は、絶縁基板の
表面に形成される導電パターンがその導電面をすべて露
出されたままの状態に置かれているので、接着ロー材の
流れが十分に制御できない。
また導電面を信頼性高く保護できない。あるいは表示デ
バイスの視覚コントラストを満足させることができない
等、製造技術面、信頼性訃よび商品の付加価値面のすべ
てにわたジ好ましからざる多くの問題点を有するもので
ある。本発明によればこれら問題点は容易に解決し得る
。第３図は本発明を表示用デバイス用ヘツダ一に実施し
た場合の一実施例図である。
バイスの視覚コントラストを満足させることができない
等、製造技術面、信頼性訃よび商品の付加価値面のすべ
てにわたジ好ましからざる多くの問題点を有するもので
ある。本発明によればこれら問題点は容易に解決し得る
。第３図は本発明を表示用デバイス用ヘツダ一に実施し
た場合の一実施例図である。
本発明を実施した表示デバイス用ヘツダ一は、セラミツ
ク絶縁基板１の上面が、この基板材とほぼ同質の黒色セ
ラミツク材からなる絶縁部材Ｖで、導電パターン２の導
電面のうち発光ダイオードＬＥＤｌ，ＬＥＤ２・・・Ｌ
ＥＤをそれぞれ接着すべき部分９およびホンｎデイング
すべき部分１０のみを除きほぼ全面にわた沙厚さ０．０
１〜０．３ｍ７７！の層状に被覆される。
ク絶縁基板１の上面が、この基板材とほぼ同質の黒色セ
ラミツク材からなる絶縁部材Ｖで、導電パターン２の導
電面のうち発光ダイオードＬＥＤｌ，ＬＥＤ２・・・Ｌ
ＥＤをそれぞれ接着すべき部分９およびホンｎデイング
すべき部分１０のみを除きほぼ全面にわた沙厚さ０．０
１〜０．３ｍ７７！の層状に被覆される。
したがつて発光ダイオードを接着すべき部分９と各ダイ
オード間をボンデイング金属細線４を用いてボンデイン
グ接続すべき部分１０のみが露出され、これら２つの部
分の間の導電面を含む絶縁基板全面が、基板１と一体化
に形成されたこれとほぼ同質の薄いセラミツク層Ｖで被
覆されているので、組立に際しての発光ダイオードの接
着面９からボンデイングすべき部分１０への接着ロー材
の流れは、この間のセラミツク層１′で完全に阻止でき
るほか、導電面は熱的、化学的および機械的に強く、か
つ基板材とは熱膨脹係数をほぼ等しくする同質のセラミ
ツク材で保護されるので導電面のはがれ現象または保護
材自身のクラツク現象を防止することもでき、製造技術
面および信頼性面の問題点のほとんどすべては解決され
る。また導電パターン２はその大部分が黒色セラミツク
材で被覆され従来のもののように露出されたままではな
いので発光面と周辺部との視覚コントラストを格段に改
善することができ、商品の付加価値向上に寄与するとこ
ろは頗る人きい。本発明にかかる電子回路用ヘツダ一は
、焼結または未暁結のセラミツク絶縁基板１に所要の導
電パターン２を施し、基板１とほぼ同質の未焼結セラミ
ツク粉末を主成分とするペースト状セラミツク材を、半
導体素子を接着すべき部分卦よびボンデイングすべき部
分の導電面のみを除いて基板全面に塗布し、焼結温度で
焼いて基板セラミツク材、ペースト状セラミツク材訃よ
び導電パターンの導電面を一体化させて焼結することに
より、製造することができる。
オード間をボンデイング金属細線４を用いてボンデイン
グ接続すべき部分１０のみが露出され、これら２つの部
分の間の導電面を含む絶縁基板全面が、基板１と一体化
に形成されたこれとほぼ同質の薄いセラミツク層Ｖで被
覆されているので、組立に際しての発光ダイオードの接
着面９からボンデイングすべき部分１０への接着ロー材
の流れは、この間のセラミツク層１′で完全に阻止でき
るほか、導電面は熱的、化学的および機械的に強く、か
つ基板材とは熱膨脹係数をほぼ等しくする同質のセラミ
ツク材で保護されるので導電面のはがれ現象または保護
材自身のクラツク現象を防止することもでき、製造技術
面および信頼性面の問題点のほとんどすべては解決され
る。また導電パターン２はその大部分が黒色セラミツク
材で被覆され従来のもののように露出されたままではな
いので発光面と周辺部との視覚コントラストを格段に改
善することができ、商品の付加価値向上に寄与するとこ
ろは頗る人きい。本発明にかかる電子回路用ヘツダ一は
、焼結または未暁結のセラミツク絶縁基板１に所要の導
電パターン２を施し、基板１とほぼ同質の未焼結セラミ
ツク粉末を主成分とするペースト状セラミツク材を、半
導体素子を接着すべき部分卦よびボンデイングすべき部
分の導電面のみを除いて基板全面に塗布し、焼結温度で
焼いて基板セラミツク材、ペースト状セラミツク材訃よ
び導電パターンの導電面を一体化させて焼結することに
より、製造することができる。
この際ペースト状セラミツク材の塗布手段は印刷技術が
有効であり、その焼結寸法は特別の場合は除き０．０１
〜０．３ｍ７７！に選ぶのが適当である。例えば表示デ
バイス用ヘツダ一についての具体例を示せばつぎのとお
９である。厚さ１．５ｍ１Ｌの未焼結のセラミツク絶縁
基板１（例えばＡｌ２Ｏ３のグリーンテープ）上に所定
の導電パターン２をペースト状タングステンを用いて印
刷し、更にその上にＦｅ−Ｎｉ−Ｍｎまたは特願昭４７
−３０９９７号明細書記載のモリブデン酸塩あるいはタ
ングステン酸塩等の着色剤を微量に含むＡｌ２Ｏ３粉末
を主成分とするペースト状セラミツク材を、発光ダイオ
ードを接着すべき部分卦よびボンデイングすべき部分の
各導電面を除いて絶縁基板全面に約４０μの厚さに印刷
し、１６００〜１７００℃の湿式水素ガス雰囲気中でセ
ラミツクの焼結と導電パターンのメタライジングとを完
了すれば、導電パターン２のうち発光ダイオードを接着
すべき部分およびボンデイングすべき部分の導電面以外
は黒色の薄いセラミツク材層で覆われた表示デバイスに
適する本発明電子回路用ヘツダ一を得る。第４図訃よび
第５図は上記本発明にかかる絶縁層部材Ｖが半導体素子
６とボンデイング金属細線４との接触による短絡事故の
防止に有効であることを説明する図である。
有効であり、その焼結寸法は特別の場合は除き０．０１
〜０．３ｍ７７！に選ぶのが適当である。例えば表示デ
バイス用ヘツダ一についての具体例を示せばつぎのとお
９である。厚さ１．５ｍ１Ｌの未焼結のセラミツク絶縁
基板１（例えばＡｌ２Ｏ３のグリーンテープ）上に所定
の導電パターン２をペースト状タングステンを用いて印
刷し、更にその上にＦｅ−Ｎｉ−Ｍｎまたは特願昭４７
−３０９９７号明細書記載のモリブデン酸塩あるいはタ
ングステン酸塩等の着色剤を微量に含むＡｌ２Ｏ３粉末
を主成分とするペースト状セラミツク材を、発光ダイオ
ードを接着すべき部分卦よびボンデイングすべき部分の
各導電面を除いて絶縁基板全面に約４０μの厚さに印刷
し、１６００〜１７００℃の湿式水素ガス雰囲気中でセ
ラミツクの焼結と導電パターンのメタライジングとを完
了すれば、導電パターン２のうち発光ダイオードを接着
すべき部分およびボンデイングすべき部分の導電面以外
は黒色の薄いセラミツク材層で覆われた表示デバイスに
適する本発明電子回路用ヘツダ一を得る。第４図訃よび
第５図は上記本発明にかかる絶縁層部材Ｖが半導体素子
６とボンデイング金属細線４との接触による短絡事故の
防止に有効であることを説明する図である。
この場合、第４図はセラミツク絶縁基板１とほぼ同質の
セラミツク材からなる絶縁層部材Ｖは、半導体素子６を
接着すべき部分｝よびボンデイングすべき部分のほか抵
抗１２または容量等の受動素子を形成する部分の各導電
面を除く、絶縁基板１上にこれと一体化に形成され被覆
される。
セラミツク材からなる絶縁層部材Ｖは、半導体素子６を
接着すべき部分｝よびボンデイングすべき部分のほか抵
抗１２または容量等の受動素子を形成する部分の各導電
面を除く、絶縁基板１上にこれと一体化に形成され被覆
される。
この際第５図のように絶縁層部材Ｖの高さを半導体素子
６の高さに設定すれば半導体素子６とボンデイング金属
細線４との接触による短絡事故を防止するうえにより一
層効果的である。以上詳細に説明したように本発明電子
回路用ヘフツダ一によれば、半導体素子を接着すべき部
分とボンデイングすべき部分との間がセラミツク絶縁基
板と一体化された基板材とほぼ同質のセラミツク絶縁材
で層状に被覆されているので、電子回路の組立てに際し
半導体素子の接着面からボンデイング面へのロー材の流
れは完全に阻止でき製造管理を容易にならしめて歩溜り
を飛躍的に改善するほか、導電面を基板材とほぼ同質の
セラミツク材で被覆し保護しているので、導電面のはが
れお・よひ保護材自身のクラツク現象を防止して信頼性
を格段に向上することができる。
６の高さに設定すれば半導体素子６とボンデイング金属
細線４との接触による短絡事故を防止するうえにより一
層効果的である。以上詳細に説明したように本発明電子
回路用ヘフツダ一によれば、半導体素子を接着すべき部
分とボンデイングすべき部分との間がセラミツク絶縁基
板と一体化された基板材とほぼ同質のセラミツク絶縁材
で層状に被覆されているので、電子回路の組立てに際し
半導体素子の接着面からボンデイング面へのロー材の流
れは完全に阻止でき製造管理を容易にならしめて歩溜り
を飛躍的に改善するほか、導電面を基板材とほぼ同質の
セラミツク材で被覆し保護しているので、導電面のはが
れお・よひ保護材自身のクラツク現象を防止して信頼性
を格段に向上することができる。
また被覆セラミツク材は容易に黒化できるので表示デバ
イスの視覚コントラストの改善効果は顕著である。その
上被覆セラミツクは半導体表示デバイスの高さと同じに
なされているのでボンデイング線がたれ下つても表示デ
バイスと接触するようなことはない。更に本発明の実施
は、表示デバイスにおける第４図の透明なエポキシ樹脂
によるモールド工程に対する樹脂１３による保護材の使
用を何等制限するものでないことは明らかであり、また
外部引出しリード線１４などのロー付け作業に支障を与
えるものでもない。これらロー付けを必要とする導電面
には半導体素子を接着すべき部分卦よびボンディングす
べき部分の導電面に対すると同様にペースト状セラミツ
ク材を塗布しないでおけばよいことであり、製造工程に
訃いて容易になし得ることである。
イスの視覚コントラストの改善効果は顕著である。その
上被覆セラミツクは半導体表示デバイスの高さと同じに
なされているのでボンデイング線がたれ下つても表示デ
バイスと接触するようなことはない。更に本発明の実施
は、表示デバイスにおける第４図の透明なエポキシ樹脂
によるモールド工程に対する樹脂１３による保護材の使
用を何等制限するものでないことは明らかであり、また
外部引出しリード線１４などのロー付け作業に支障を与
えるものでもない。これらロー付けを必要とする導電面
には半導体素子を接着すべき部分卦よびボンディングす
べき部分の導電面に対すると同様にペースト状セラミツ
ク材を塗布しないでおけばよいことであり、製造工程に
訃いて容易になし得ることである。
第１図は従来の電子回路用ヘツダ一上に組立てられた表
示デバイスの平面図、第２図は従来の電子回路用ヘツダ
一のボンデイングすべき導電面までロー材が溢出した状
態を説明する図、第３図は本発明を表示デバイス用ヘツ
ダ一に実施した場合の一実施例図、第４図｝よひ第５図
は本発明にかかる絶縁層部材が半導体素子とボンデイン
グ金属細線との接触短絡事故防止に効果あることを説明
する図である。 １・・・・・・セラミツク絶縁基板、ＬＥＤ・・・・・
・発光ダイオード、２・・・・・・導電パターン、８・
・・・・・半田材、３・・・・・・導電パターンの導電
面、９・・・・・・発光ダイオードを接着すべき導電面
、４・・・・・・ボンデイング用金属細線、１０・・・
・・・ボンデイングすべき導電面、５・・・・・・溢出
口ー材、６・・・・・・半導体素子、１２・・・・・・
薄膜抵抗、７・・・・・・プレコート材、１３・・・・
・・薄膜抵）保護用樹脂、１４・・・・・・外部引出し
リード線。
示デバイスの平面図、第２図は従来の電子回路用ヘツダ
一のボンデイングすべき導電面までロー材が溢出した状
態を説明する図、第３図は本発明を表示デバイス用ヘツ
ダ一に実施した場合の一実施例図、第４図｝よひ第５図
は本発明にかかる絶縁層部材が半導体素子とボンデイン
グ金属細線との接触短絡事故防止に効果あることを説明
する図である。 １・・・・・・セラミツク絶縁基板、ＬＥＤ・・・・・
・発光ダイオード、２・・・・・・導電パターン、８・
・・・・・半田材、３・・・・・・導電パターンの導電
面、９・・・・・・発光ダイオードを接着すべき導電面
、４・・・・・・ボンデイング用金属細線、１０・・・
・・・ボンデイングすべき導電面、５・・・・・・溢出
口ー材、６・・・・・・半導体素子、１２・・・・・・
薄膜抵抗、７・・・・・・プレコート材、１３・・・・
・・薄膜抵）保護用樹脂、１４・・・・・・外部引出し
リード線。
Claims (1)
- １ 絶縁性基板と、この絶縁性基板上に配設され、半導
体表示素子が取り付けられた第１の導電パターンと、前
記絶縁性基板上に配設され、一端が前記半導体表示素子
の電極に接続されたボンディング線の他端が接続された
第２の導電パターンと、前記半導体表示素子と前記ボン
ディング線の前記他端が接続された位置との間に設けら
れ、かつ前記ボンディング線の下に延在された視覚的に
暗体の絶縁物層とを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55045435A JPS5937598B2 (ja) | 1980-04-07 | 1980-04-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55045435A JPS5937598B2 (ja) | 1980-04-07 | 1980-04-07 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57077787A Division JPS57202751A (en) | 1982-05-10 | 1982-05-10 | Semiconductor device |
| JP57077788A Division JPS5850027B2 (ja) | 1982-05-10 | 1982-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55146995A JPS55146995A (en) | 1980-11-15 |
| JPS5937598B2 true JPS5937598B2 (ja) | 1984-09-11 |
Family
ID=12719226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55045435A Expired JPS5937598B2 (ja) | 1980-04-07 | 1980-04-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937598B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744021Y2 (ja) * | 1987-06-05 | 1995-10-09 | 京セラ株式会社 | 半導体素子収納用パッケ−ジ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748869B2 (ja) * | 1972-02-23 | 1982-10-19 |
-
1980
- 1980-04-07 JP JP55045435A patent/JPS5937598B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55146995A (en) | 1980-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3908184A (en) | Ceramic substrate assembly for electronic circuits having ceramic films thereon for intercepting the flow of brazing agents | |
| US10354826B2 (en) | Fuse in chip design | |
| JPH05275597A (ja) | 半導体チップ・パッケージ | |
| EP4062138B1 (de) | Sensorelement und verfahren zur herstellung eines sensorelements | |
| JPH0714105B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JPS5937598B2 (ja) | 半導体装置 | |
| JPS60220317A (ja) | 液晶表示素子 | |
| CN114631157A (zh) | 芯片零件 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JPS5850027B2 (ja) | 半導体装置 | |
| JP2009016793A (ja) | 開口定抵抗型のチップ抵抗器およびその製造方法 | |
| JP3042682B2 (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JP3201118B2 (ja) | チップ抵抗器 | |
| KR100681394B1 (ko) | 서미스터 베어 칩과 그 제조방법 | |
| JP4570190B2 (ja) | 配線基板 | |
| KR20200105819A (ko) | 서미스터 소자 및 그 제조 방법 | |
| JP2002321399A (ja) | サーマルヘッド及びその製造法 | |
| JP2007095926A (ja) | チップ抵抗器 | |
| JPH10172806A (ja) | 温度センサ及びその製造方法 | |
| JPH0126082Y2 (ja) | ||
| JP2968969B2 (ja) | 配線基板 | |
| JPS635237Y2 (ja) | ||
| JPS639994A (ja) | 電子回路装置 | |
| KR940007874B1 (ko) | 형광 표시관 | |
| JPS588587B2 (ja) | 厚膜集積回路装置の製造方法 |