JPS5937882Y2 - error display device - Google Patents

error display device

Info

Publication number
JPS5937882Y2
JPS5937882Y2 JP13248282U JP13248282U JPS5937882Y2 JP S5937882 Y2 JPS5937882 Y2 JP S5937882Y2 JP 13248282 U JP13248282 U JP 13248282U JP 13248282 U JP13248282 U JP 13248282U JP S5937882 Y2 JPS5937882 Y2 JP S5937882Y2
Authority
JP
Japan
Prior art keywords
error
circuit
display
error detection
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13248282U
Other languages
Japanese (ja)
Other versions
JPS5890434U (en
Inventor
啓義 木内
正男 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP13248282U priority Critical patent/JPS5937882Y2/en
Publication of JPS5890434U publication Critical patent/JPS5890434U/en
Application granted granted Critical
Publication of JPS5937882Y2 publication Critical patent/JPS5937882Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Debugging And Monitoring (AREA)

Description

【考案の詳細な説明】 本考案は小型電子計算機において、データ表示部金利中
してエラー表示金石うようにしたエラー表示装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an error display device for a small electronic computer in which an error display is displayed in the data display section.

従来の小型電子計算機におけるエラー表示は、エラーチ
ェック個所に対応させてそれぞれエラー表示灯定設け、
各エラーチェック個所におけるエラー発生金それぞれ異
なるエラー表示灯で表示するようにしている。
Error indications in conventional small computers are provided with error indicator lights corresponding to the error check locations.
The amount of error generated at each error check location is displayed using a different error indicator light.

しかしながら、上記従来のように各エラーチェック個所
に対応させてエラー表示灯定設けたのでは、エラーチェ
ック個所の数に比例してエラー表端灯の数が多くなり、
このためエラー表示灯の占有面積が大きくなって小型化
の点で問題となる。
However, if error indicator lights are provided corresponding to each error check location as in the conventional method, the number of error indicator lights increases in proportion to the number of error check locations.
Therefore, the area occupied by the error indicator lamp becomes large, which poses a problem in terms of miniaturization.

本考案は上記の点に鑑みてなされたもので、各エラーに
対して共通のエラー表示灯によりエラー発生の表示4行
わせると共にデータ表示部の特定桁を表示することによ
りエラー発生個所金指示するようにし、エラー表示灯の
占有面積金少なくして小型化に極めて有利なエラー表示
装置金提供すること金目的とする。
The present invention has been developed in view of the above points, and it uses a common error indicator light to indicate the occurrence of an error for each error, and also indicates the location where the error has occurred by displaying a specific digit on the data display section. It is an object of the present invention to provide an error display device which is extremely advantageous for miniaturization by reducing the area occupied by the error display lamp.

以下本考案の一実施例金回面金参照して説明する。Hereinafter, an embodiment of the present invention will be described with reference to a gold-plated metal.

図において11はキー人力部で、このキー人力部11で
入力されよデータは、バッファ12金介して演算回路1
3及び固定プログラム記憶部14へ送られる。
In the figure, reference numeral 11 denotes a key input unit, and data inputted by the key input unit 11 is passed through a buffer 12 to an arithmetic circuit 1.
3 and the fixed program storage section 14.

この固定プログラム記憶部14は例えばROM(リード
オンリメモリ)によって構威すれ、基本プログラム全記
憶してこのプログラムにより上記波計回路13の演算動
作金制御する。
The fixed program storage section 14 is constituted by, for example, a ROM (read only memory), stores all basic programs, and controls the calculation operation of the wave meter circuit 13 using this program.

捷た、固定プログラム記憶部14には、エラ処理定行う
エラー処理ルーチンが記憶されている。
The fixed program storage unit 14 stores an error handling routine for determining error handling.

一方、前記演算回路13には、アドレス制御部15が設
けられ、このアドレス制御部15によって固定プログラ
ム記憶部14に対するアドレス制御が行われるようにな
っている。
On the other hand, the arithmetic circuit 13 is provided with an address control section 15, which controls the address of the fixed program storage section 14.

捷た、演算回路13は、置数データ、演算結果等の表示
データがセットされる表示レジスタ16奮備えている。
The arithmetic operation circuit 13 includes a display register 16 in which display data such as numeric data and operation results is set.

この表示レジスタ16の入力側には、入力端子17a、
17be備えたゲート回路18が接続される。
The input side of this display register 16 includes an input terminal 17a,
A gate circuit 18 equipped with 17be is connected.

このゲート回路18は、固定プログラム記憶部14から
続出されるプログラムによって制御されるもので、一方
の入力端子17aには置数データあるいは演算結果が入
力され、他方の入力端子17bにはエラー情報が入力さ
れる。
This gate circuit 18 is controlled by a program that is successively outputted from the fixed program storage section 14, and one input terminal 17a receives set number data or arithmetic results, and the other input terminal 17b receives error information. is input.

上記表示レジスタ16に入力されたデータは、ゲート回
路18金介して入力側に戻され循環保持されるようにな
っている。
The data input to the display register 16 is returned to the input side via the gate circuit 18 and is held in circulation.

そして表示レジスタ16に保持されたデータは、デコー
ダ19金介して例えば表示管音用いた表示部20へ送ら
れて表示される。
The data held in the display register 16 is sent via a decoder 19 to a display section 20 using, for example, a display tube sound, and is displayed.

捷た、21はエラー検出回路で、このエラー検出回路2
1には各エラーチェック個所に配設された工。
21 is an error detection circuit, and this error detection circuit 2
1 shows the workpieces installed at each error check location.

ラー検出素子22a 、22b・・・が接続される。error detection elements 22a, 22b, . . . are connected.

エラーチェックは、例えば穿孔テープが正常に装着され
ているか否か、プリント用紙が正常に装着されているか
否か、プリント用紙の残り量が充分にあるか否か等につ
いて行われる。
The error check is performed to check, for example, whether the perforated tape is properly loaded, whether the print paper is properly loaded, and whether there is a sufficient amount of print paper remaining.

従ってエラー検。出素子22 a s 22 b 、・
・・金例えばフォトトランジスタ等で構成し、穿孔テー
プ又はプリント用紙金介して配された光源(図示せず)
からの光線が受光されるか否かによってエラーチェック
4行う。
Therefore, error detection. Output elements 22 a s 22 b,・
...a light source (not shown) consisting of gold, for example a phototransistor, arranged through perforated tape or printed paper metal.
Error check 4 is performed depending on whether or not the light beam is received.

上記エラー検出回路21におけるエラー検出は、固定プ
ログラム記憶部14から信号線23金介して与えられる
タイミング信号に同期して行われる。
Error detection in the error detection circuit 21 is performed in synchronization with a timing signal supplied from the fixed program storage section 14 via the signal line 23.

またエラー検出回路21には、信号線24金介してキー
人力部11からの各種キー信号が与えられており、キー
人力部11でのキー操作に操作エラーが無いか否か全チ
ェックするようにしである。
Further, the error detection circuit 21 is supplied with various key signals from the key human power section 11 via the signal line 24, and is designed to check whether or not there are any operational errors in key operations in the key human power section 11. It is.

例えばキー人力部11でプログラムスタートキーが操作
された場合に信号線24金介してプログラムスタート信
号がエラー検出回路21に与えられると共に、固定プロ
グラム記憶部14から信号線24金介してプログラムス
タートチェック信号が与えられる。
For example, when the program start key is operated in the key manual section 11, a program start signal is given to the error detection circuit 21 via the 24K signal line, and a program start check signal is sent from the fixed program storage section 14 via the 24K signal line. is given.

上記プログラムスタートキーは、予め定められた順序で
各種の操作が行なわれた後に押圧操作されるようになっ
ており、例えばプログラム紙テープが正確に装着され、
クリアキーが押圧操作され、又必要に応じてプログラム
ナンバーキーが押圧操作される等の各種操作が行なわれ
た後にプログラムスタートキーが抑圧操作されるように
なっており、その他の時点で操作された場合は固定プロ
グラム記憶部14から信号線25を介して出力されるプ
ログラムスタートチェック用信号によって誤りがチェッ
クされる。
The program start key is pressed after various operations have been performed in a predetermined order.
The program start key is suppressed after various operations such as the clear key is pressed and the program number key is pressed as necessary, and the program start key is not operated at any other time. In this case, errors are checked using a program start check signal outputted from the fixed program storage section 14 via the signal line 25.

しかして、上記エラー検出回路21がエラー金検出する
と、このエラー検出信号はエラーフリップフロップ回路
26に送られる。
When the error detection circuit 21 detects an error, this error detection signal is sent to the error flip-flop circuit 26.

このエラーフリップフロップ回路26は、エラー検出回
路21から送られてくるエラー検出信号によってセラ)
−Jれ、表示部20に近接して設けられるエラー表示灯
27金点灯する。
This error flip-flop circuit 26 is activated by an error detection signal sent from the error detection circuit 21.
-J, the error indicator light 27 provided close to the display unit 20 lights up.

また、上記エラー検出回路21は、エラー金検出すると
エラー発生個所に対応したコード信号音演算回路13に
送出する。
Furthermore, when the error detection circuit 21 detects an error, it sends it to the code signal sound calculation circuit 13 corresponding to the location where the error has occurred.

演算回路13はエラー検出回路21からエラーコード信
号が与えられると、1ず、アドレス制御部15が動作し
て固定プログラム記憶部14に記憶されているエラー処
理ルーチンに対するアドレス指定定行う。
When the arithmetic circuit 13 receives an error code signal from the error detection circuit 21, the address control section 15 operates to designate an address for the error processing routine stored in the fixed program storage section 14.

このアドレス指定によって固定プログラム記憶部14か
らエラー処理ルーチンが続出されるとエラー処理動作に
入り、ゲート回路18が入力端子17aから入力端子1
7b1則に切換えられると共に、エラコード信号の内容
に従って表示部20の所定桁に特定数値が表示される。
When error processing routines are successively outputted from the fixed program storage section 14 by this address specification, an error processing operation is started, and the gate circuit 18 is connected from the input terminal 17a to the input terminal 1.
7b1 rule, and a specific numerical value is displayed in a predetermined digit of the display section 20 according to the content of the error code signal.

すなわち、エラー表示灯27によってエラー発生の表示
が行われると共に、この時の表示部20における表示桁
位置によってエラー発生個所の表示が行われるようにな
っている。
That is, the error indicator light 27 indicates the occurrence of an error, and the position of the display digit on the display section 20 at this time indicates the location where the error has occurred.

上記エラー表示が行われると、一定時間後あるいはエラ
ー原因が除かれることによって演算回路13または固定
プログラム記憶部14からエラーフリップフロップ回路
26にリセット信号が送られ、エラーフリップフロップ
回路26がリセットサれてエラー表示状態から通常の動
作状態に戻る。
When the above error is displayed, a reset signal is sent from the arithmetic circuit 13 or the fixed program storage section 14 to the error flip-flop circuit 26 after a certain period of time or when the cause of the error is removed, and the error flip-flop circuit 26 is reset. Returns from error display state to normal operating state.

この場合エラーフリップフロップ回路26は、リセット
スイッチ金手動操作することによってリセットするよう
にしてもよい。
In this case, the error flip-flop circuit 26 may be reset by manually operating a reset switch.

しかして、前記各部の動作は、タイミングパルス発生回
路28から出力されるパルス信号に同期して行われる。
Thus, the operations of each of the sections described above are performed in synchronization with the pulse signal output from the timing pulse generation circuit 28.

上記の構成において、キー人力部11より必要なデータ
を入力すると、この入力データはバッファ12奮介して
演算回路13に送られ、演算回路13内の記憶回路に記
憶される。
In the above configuration, when necessary data is input from the key input unit 11, this input data is sent to the arithmetic circuit 13 via the buffer 12 and stored in the memory circuit within the arithmetic circuit 13.

次いでキー人力部11のプログラムスタートキー金操作
すると、プログラムスタート信号がバッファ12金介し
て演算回路13及び固定プログラム記憶部14に送られ
、プログラム記憶部14からプログラムが順次読出され
、このプログラムに従って演算回路13の動作が制御テ
れる。
Next, when the program start key of the key operator 11 is operated, a program start signal is sent to the arithmetic circuit 13 and the fixed program storage section 14 via the buffer 12. The programs are sequentially read out from the program storage section 14, and calculations are performed according to this program. The operation of the circuit 13 can be controlled.

この通常の演算動作が行われる場合は、ゲート回路18
は入力端子17a測に切換えられており、置数データあ
るいは演算結果が表示レジスタ16に送られる。
When this normal arithmetic operation is performed, the gate circuit 18
is switched to the input terminal 17a, and the input data or calculation results are sent to the display register 16.

この表示レジスタ16に記憶保持されたデータは一デコ
ーダ19金介して表示部20に送られて表示されるっし
かして、上記の状態において、エラーチェック個所の何
れかでエラーが発生すると、エラー検出素子22a、2
2b・・・から送られてくる信号によってエラー検出回
路21がエラーの発生音検出し、エラーフリップフロッ
プ回路26奮セツトする。
The data stored in the display register 16 is sent to the display section 20 via the decoder 19 and displayed.In the above state, if an error occurs at any of the error check points, the error is detected. Elements 22a, 2
2b... The error detection circuit 21 detects the sound of an error, and sets the error flip-flop circuit 26.

このエラーフリップフロップ回路26がセットされるこ
とによってエラー表示灯27が点灯され、エラー表示が
行われる。
When the error flip-flop circuit 26 is set, the error indicator lamp 27 is turned on to display an error.

捷た、上記エラー検出回路21は、エラーの発生音検出
するとエラの発生個所に対応するコード信号音演算回路
13に送出する。
When the error detection circuit 21 detects the sound of an error, it sends it to the code signal sound calculation circuit 13 corresponding to the location where the error occurs.

この演算囲路13はエラー検出回路21から信号が送ら
れてくると、まずアドレス制御回路15が固定プログラ
ム記憶部14に対しエラー処理ルーチンの記憶アドレス
金指定する。
When this arithmetic circuit 13 receives a signal from the error detection circuit 21, the address control circuit 15 first specifies a storage address for the error processing routine in the fixed program storage section 14.

このアドレス指定によって固定プログラム記憶部14か
らエラー処理ルーチンが液出されヘエラー処理の動昨に
入る。
By this address designation, the error processing routine is extracted from the fixed program storage section 14 and the error processing begins.

すなわち、エラー処理ルーチンに入るとゲート回路13
4入力端子17aから入力端子17b測に切換え、表示
レジスタ16への演算関係のデータ入力金襟止すると共
に、それ1で表示レジスタ16に記憶保持されていたデ
ータ金クリアする。
That is, when entering the error processing routine, the gate circuit 13
4. Switches from input terminal 17a to input terminal 17b, stops input of calculation-related data to display register 16, and clears data stored in display register 16.

捷だ、同時にエラー検出回路21から演算回路13に送
られてきているエラコード信号音判別し、このエラーコ
ード信号によって予め定められている表示レジスタ16
の所定の桁に入力端子17b及びゲート回路18金介し
て特定数値例えば「9」に対応したコード信号音セット
する。
At the same time, the error code signal sound sent from the error detection circuit 21 to the arithmetic circuit 13 is determined, and the display register 16 is predetermined by this error code signal.
A code signal tone corresponding to a specific numerical value, for example, "9" is set at a predetermined digit of , via the input terminal 17b and the gate circuit 18 gold.

この表示レジスタ16にセットされた特定数値は、デコ
ーダ194介して表示部20に送られて「9」が表示さ
れる。
The specific numerical value set in the display register 16 is sent to the display section 20 via the decoder 194, where "9" is displayed.

すなわち、エラーが発生した場合は、エラー表示灯27
が点灯してエラーの発生音表示すると共に、表示部20
の所定桁、つ1リエラーの発生個所に応じて予め定めら
れた所定桁に特定数値が表示される。
In other words, if an error occurs, the error indicator light 27
lights up and displays an error sound, and the display section 20
A specific numerical value is displayed in a predetermined digit determined in advance according to the location where the error occurs.

例えばエラー検出素子22aによってエラー検出が行わ
れた場合は表示部20の第1桁に、また、エラー検出素
子22bによってエラー検出が行われた場合は表示部2
0の第5桁において特定数値が表示される。
For example, when an error is detected by the error detection element 22a, the first digit of the display section 20 is displayed, and when an error is detected by the error detection element 22b, the display section 2 is displayed.
A specific numerical value is displayed in the fifth digit of 0.

しかして、操作者が上記エラー表示灯27及び表示部2
0の表示状態によってエラー発生個所音知り、エラーの
発生原因金除去すると、エラー処理ルーチンのプログラ
ムが次に進み、フリップフロップ回路26がリセットさ
れると共にゲート回路18が入力端子17bから入力端
子i 7 a flUに切換えられ、正常の状態に戻る
However, when the operator
The location of the error occurrence is determined by the display state of 0, and when the cause of the error is removed, the error processing routine program advances to the next step, the flip-flop circuit 26 is reset, and the gate circuit 18 is connected from the input terminal 17b to the input terminal i7. a It is switched to flU and returns to the normal state.

なお、上記エラー処理ルーチンにおいて、エラー原因が
、除かれるまでキー人力部11のデータ出力音禁止する
ようにしてもよい。
In the above error processing routine, the data output sound of the key human power section 11 may be prohibited until the cause of the error is eliminated.

すだ、キー人力部11におけろプログラムキー4誤操作
した場合もエラー検出回路21においてエラー検出が行
われ、上記の場合と同様にしてエラー表示灯27が点灯
されると共に表示部20の所定桁に特定数値が表示され
る。
Even if the program key 4 is erroneously operated in the key manual section 11, an error is detected in the error detection circuit 21, and the error indicator light 27 is turned on in the same way as in the above case, and a predetermined digit on the display section 20 is displayed. A specific value is displayed.

尚、上記した実施例ではエラー検出回路21でエラーの
発生音検出すると、エラーの種類に対応した表示物20
の桁位置に表示するようにしているが、この方法に限る
ことはなく、例えばどのエラーでも表示部20の第1位
桁に表示し、各エラに対応したエラーコード信号に対応
して得られる特定値分表示してエラーの種別4行うよう
にしてもよく、又この実施例では演算回路13の基本的
な各種制御音固定プログラム記憶部14で行なっている
が、これに限らず種々の制御方式がとられ得ることは勿
論であり、又バッファ12は必らずしも必要な回路では
なくこれを省いても1つたく同様にこの発明金実施どき
ることは勿論であり、その他者回路もこの発明の要旨金
逸脱しない範囲で各種の変形が可能であることは勿論で
ある。
In the embodiment described above, when the error detection circuit 21 detects the sound of an error, the display object 20 corresponding to the type of error is displayed.
However, the method is not limited to this method; for example, any error can be displayed in the first digit of the display unit 20, and the error code signal can be obtained in response to the error code signal corresponding to each error. The error type 4 may be performed by displaying a specific value.Also, in this embodiment, various basic control sounds of the arithmetic circuit 13 are performed in the fixed program storage unit 14, but the various control sounds are not limited to this. It goes without saying that the buffer 12 is not necessarily a necessary circuit, and that even if it is omitted, this invention can still be implemented in the same manner as with one circuit. Of course, various modifications can be made without departing from the gist of the invention.

又エラー発生時に4表示部20で表示する特定値は数個
に限らず文字・記号・その他表示部20金構威する表示
管のセグメント等の一部金表示するようにしてもよい。
Further, when an error occurs, the specific values to be displayed on the four display sections 20 are not limited to a few, but may be displayed in characters, symbols, and other parts such as segments of the display tube that constitute the display section 20.

以上詳述したように本考案によれば、エラーが発生した
場合、エラー表示灯kA灯すると共にデータ表示部にお
いてエラー発生個所に対応する所定桁に特定表示4行う
ようにしたので、1つのエラー表示灯で充分にその目的
金遠戚でき、エラー表示灯の占有面積4少なくして小型
化に役立つエラー表示装置金提供することができる。
As detailed above, according to the present invention, when an error occurs, the error indicator light kA lights up and a specific display 4 is displayed in a predetermined digit corresponding to the location where the error occurred in the data display section, so that one error The indicator light can sufficiently accomplish the purpose, and the area occupied by the error indicator light can be reduced by 4, thereby providing an error display device that is useful for miniaturization.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本考案の一実施例金石す構成図である。 11・・・・・・キー人力部、13・・・・・・演算回
路、14・・・・・・プログラム記憶回路、21・・・
・・・エラー検出回路、22a、22b・・・ ・−・
・・・エラー検出素子。
The figure is a block diagram of one embodiment of the present invention. 11...Key human power section, 13...Arithmetic circuit, 14...Program storage circuit, 21...
...Error detection circuit, 22a, 22b... ...
...Error detection element.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 演算回路における処理データ金表示する表示部金偏えた
小形電子計算機において、複数のエラチェック4行ない
エラー発生個所及び内容音検出し出力するエラー検出回
路と、このエラー検出回路のエラー検出信号によって点
灯されるエラー表示部と、上記エラー検出回路から出力
されるエラーコード信号音判別しエラー発生個所に応対
して予め定められる上記表示部の桁にエラー内容金石す
特定値金表示する手段と金具備したこと金特徴とするエ
ラー表示装置。
The display part that displays processed data in the arithmetic circuit In a small electronic computer with a biased bias, there is an error detection circuit that performs four error checks to detect the error location and content sound and output it, and the error detection circuit lights up according to the error detection signal of this error detection circuit. an error display section, and a means and a metal fitting for discriminating the error code signal sound output from the error detection circuit and displaying a specific value of the error content in a predetermined digit of the display section in response to the location where the error has occurred. An error display device featuring gold.
JP13248282U 1982-09-01 1982-09-01 error display device Expired JPS5937882Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13248282U JPS5937882Y2 (en) 1982-09-01 1982-09-01 error display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13248282U JPS5937882Y2 (en) 1982-09-01 1982-09-01 error display device

Publications (2)

Publication Number Publication Date
JPS5890434U JPS5890434U (en) 1983-06-18
JPS5937882Y2 true JPS5937882Y2 (en) 1984-10-20

Family

ID=29926012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13248282U Expired JPS5937882Y2 (en) 1982-09-01 1982-09-01 error display device

Country Status (1)

Country Link
JP (1) JPS5937882Y2 (en)

Also Published As

Publication number Publication date
JPS5890434U (en) 1983-06-18

Similar Documents

Publication Publication Date Title
US4922248A (en) Key output method for keyboards
CA1200610A (en) Program modification system in an electronic cash register
KR970012153A (en) How to run data processor and breakpoint operations
JPS5539994A (en) Multiprocessor system
JPS5937882Y2 (en) error display device
EP0059758A1 (en) Numerical control unit
US4447889A (en) Method for controlling display of output of a programmable device
US4602369A (en) Electronic calculator capable of checking data in a memory upon operation of a clear key
US5285404A (en) Device for checking decimal data
US5758055A (en) Method/apparatus having an alternate means of initializing an information processing system
KR910005152A (en) Information processing device
JPH0821009B2 (en) CHANNEL CONTROLLER INITIALIZATION METHOD AND SYSTEM FOR THE INITIALIZATION
JPS57167200A (en) Memory backup circuit
JPS593616A (en) Display system for input-inhibited character of display keyboard terminal equipment
JPS642179Y2 (en)
JPS6218054B2 (en)
JPS5530722A (en) Display system for unused program number
JPH03296146A (en) Back-up device for program development
JPS5652451A (en) Interruption display system
JPS6019241A (en) Boundary error detecting system for assembler instruction
JPS58189769A (en) Changed program setting system of electronic register
JPS6337433B2 (en)
KR19990004314A (en) Device for checking the connection status of parts of cash registers
JPS54144839A (en) Test unit for data processing unit
JPH03142271A (en) printing device