JPS5939780B2 - 多重系処理装置による制御装置 - Google Patents
多重系処理装置による制御装置Info
- Publication number
- JPS5939780B2 JPS5939780B2 JP53026165A JP2616578A JPS5939780B2 JP S5939780 B2 JPS5939780 B2 JP S5939780B2 JP 53026165 A JP53026165 A JP 53026165A JP 2616578 A JP2616578 A JP 2616578A JP S5939780 B2 JPS5939780 B2 JP S5939780B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- output
- outputs
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、制御の信頼度が異なる機器を、3台以上の処
理装置を並列同期運転して制御する装置に関する。
理装置を並列同期運転して制御する装置に関する。
電子計算機を制御用の処理装置として用いて、各種の外
部機器(被制御機器)を高信頼度で制御する場合は、処
理装置を複数台用いて多重系にし、各処理装置が出力す
る制御出力(制御用の出力信号)による多数決信号又は
一致信号で外部機器を制御する方式が一般に採用されて
おり、処理装置を3台以上用いる場合は、特に各処理装
置の制御出力を多数決回路で多数決をとり、その出力信
号、すなわち多数決信号で外部機器を制御する方式が採
用されている。
部機器(被制御機器)を高信頼度で制御する場合は、処
理装置を複数台用いて多重系にし、各処理装置が出力す
る制御出力(制御用の出力信号)による多数決信号又は
一致信号で外部機器を制御する方式が一般に採用されて
おり、処理装置を3台以上用いる場合は、特に各処理装
置の制御出力を多数決回路で多数決をとり、その出力信
号、すなわち多数決信号で外部機器を制御する方式が採
用されている。
しかし、多数決信号による制御方式は、前記多数決回路
が一般に一重系であるから、この多数決回路の信頼度を
高めようとすると、多数決回路が複雑になり、高価にな
つてしまう。
が一般に一重系であるから、この多数決回路の信頼度を
高めようとすると、多数決回路が複雑になり、高価にな
つてしまう。
また、要求される制御の信頼度が異なる全ての外部機器
を多数決信号で制御すると、要求される制御の信頼度が
低い外部機器、すなわち一般信頼性機器にも多数決回路
を設けなければならず、不経済である。従つて、要求さ
れる制御の信頼度に応じて、制御方式を選択することが
重要である。このようにするには、外部機器を要求され
る制御の信頼度に応じて区分し、かつ3台の処理装置を
並列同期運転して、高信頼度の制御が要求される外部機
器、すなわち高信頼性機器は処理装置の各制御出力の多
数決信号で制御し、他の外部機器、すなわち一般信頼性
機器はいずれか2台の処理装置の制御出力の一致信号、
又はいずれか1台の処理装置の制御出力で制御するよう
にすればよい。
を多数決信号で制御すると、要求される制御の信頼度が
低い外部機器、すなわち一般信頼性機器にも多数決回路
を設けなければならず、不経済である。従つて、要求さ
れる制御の信頼度に応じて、制御方式を選択することが
重要である。このようにするには、外部機器を要求され
る制御の信頼度に応じて区分し、かつ3台の処理装置を
並列同期運転して、高信頼度の制御が要求される外部機
器、すなわち高信頼性機器は処理装置の各制御出力の多
数決信号で制御し、他の外部機器、すなわち一般信頼性
機器はいずれか2台の処理装置の制御出力の一致信号、
又はいずれか1台の処理装置の制御出力で制御するよう
にすればよい。
すなわち、たとえば鉄道における転てつ器、信号機のよ
うに、故障・誤動作により列車の脱線・衝突を誘起して
直接人命に著しい影響を与えるおそれのある機器は、制
御の信頼度を著しく高めなければならないから、高信頼
度の制御が要求されるいわゆる高信頼性機器であり、こ
のような機器は各処理装置の制御出力の多数決信号て唯
1御する必要がある。また、一般信頼性機器のうち、た
とえば駅における案内放送装置・案内掲示装置のように
、誤動作・故障が発生しても、人命に影響を与えない機
器は中程度の信頼度の制御を行なえばよい、いわゆる中
信頼性機器であり、従つてこのような中信頼性機器は、
いずれか2台の処理装置の制御出力の一致信号で制御す
ればよい。さらに、一般信頼性機器のうち、たとえばタ
イプライタのように、故障すると不便ではあるが、制御
に直接関係がないという程度の機器、すなわち低信頼性
機器はいずれか1台の処理装置の制御出力で制御すれば
よい。しかし、各機器を上述のように制御するためには
、複数の処理装置の中のどれかが故障した場合、正常な
処理装置の制御出力を外部機器に与えるように選択・切
換えを行なう係員が必要であるし、選択・切換えのため
の作業が煩られしく、しかも手動切換えによる時間的な
遅れがある欠点がある。
うに、故障・誤動作により列車の脱線・衝突を誘起して
直接人命に著しい影響を与えるおそれのある機器は、制
御の信頼度を著しく高めなければならないから、高信頼
度の制御が要求されるいわゆる高信頼性機器であり、こ
のような機器は各処理装置の制御出力の多数決信号て唯
1御する必要がある。また、一般信頼性機器のうち、た
とえば駅における案内放送装置・案内掲示装置のように
、誤動作・故障が発生しても、人命に影響を与えない機
器は中程度の信頼度の制御を行なえばよい、いわゆる中
信頼性機器であり、従つてこのような中信頼性機器は、
いずれか2台の処理装置の制御出力の一致信号で制御す
ればよい。さらに、一般信頼性機器のうち、たとえばタ
イプライタのように、故障すると不便ではあるが、制御
に直接関係がないという程度の機器、すなわち低信頼性
機器はいずれか1台の処理装置の制御出力で制御すれば
よい。しかし、各機器を上述のように制御するためには
、複数の処理装置の中のどれかが故障した場合、正常な
処理装置の制御出力を外部機器に与えるように選択・切
換えを行なう係員が必要であるし、選択・切換えのため
の作業が煩られしく、しかも手動切換えによる時間的な
遅れがある欠点がある。
本発明は、各処理装置の制制出力の一致判定を行ない、
判定結果を利用して、中信頼性機器又は低信頼性機器の
制御に使用する処理装置を選択し、自動的に切換えるよ
うにして、人手を要することなく迅速に切換えることが
でき、しかも中信頼性機器又は低信頼性機器の制御の信
頼度を、簡単かつ廉価な装置で向上し得る制御装置を提
供することを目的とする。この目的を達成するために本
発明は、各処理装置が出力する高信頼性機器用の制御出
力又は一般信頼性機器用の制御出力が相互に一致してい
るか否かを判定して、一般信頼性機器の制御に用いる制
御出力を、一致した制御出力を出力している処理装置の
出力信号の中から自動的に選択する。
判定結果を利用して、中信頼性機器又は低信頼性機器の
制御に使用する処理装置を選択し、自動的に切換えるよ
うにして、人手を要することなく迅速に切換えることが
でき、しかも中信頼性機器又は低信頼性機器の制御の信
頼度を、簡単かつ廉価な装置で向上し得る制御装置を提
供することを目的とする。この目的を達成するために本
発明は、各処理装置が出力する高信頼性機器用の制御出
力又は一般信頼性機器用の制御出力が相互に一致してい
るか否かを判定して、一般信頼性機器の制御に用いる制
御出力を、一致した制御出力を出力している処理装置の
出力信号の中から自動的に選択する。
このようにすれば、一般信頼性機器の制御に用いる処理
装置の選択・切換えを迅速に行なうことができ、また正
常に動作している処理装置により一般信頼性機器を制御
することになるから、一般信頼性機器の制御の信頼度が
著しく向上し、さらに装置が簡単であり、廉価である。
以下、図面に示す実施例について説明する。
装置の選択・切換えを迅速に行なうことができ、また正
常に動作している処理装置により一般信頼性機器を制御
することになるから、一般信頼性機器の制御の信頼度が
著しく向上し、さらに装置が簡単であり、廉価である。
以下、図面に示す実施例について説明する。
第1図において、1,2,3は並列同期運転される処理
装置で、高信頼性機器4用の第1制御出力を導線7a,
7b,7cに出力し、中信頼性機器5用の第2制御出力
を導線8a,8b,8cに出力し、低信頼性機器6用の
第3制御出力を導線9a,9b,9cに出力する。10
は、各処理装置1,2,3の制御出力のうち、各第1制
御出力の多数決をとる既知の多数決回路で、多数決信号
を高信頼性機器4に供給する。
装置で、高信頼性機器4用の第1制御出力を導線7a,
7b,7cに出力し、中信頼性機器5用の第2制御出力
を導線8a,8b,8cに出力し、低信頼性機器6用の
第3制御出力を導線9a,9b,9cに出力する。10
は、各処理装置1,2,3の制御出力のうち、各第1制
御出力の多数決をとる既知の多数決回路で、多数決信号
を高信頼性機器4に供給する。
11は、各処理装置1,2,3が出力する第1制御出力
を鑑視してその一致状態を意味する信号を出力する一致
判定回路で、この例では各第1制御出力について相互に
一致判定を行なつて、他の第1制御出力と一致している
第1制御出力を出力している処理装置を意味する信号を
出力する。
を鑑視してその一致状態を意味する信号を出力する一致
判定回路で、この例では各第1制御出力について相互に
一致判定を行なつて、他の第1制御出力と一致している
第1制御出力を出力している処理装置を意味する信号を
出力する。
このような一致判定回路11は、第2図に示すように、
排他的論理和回路20a,20b,20c、負論理のオ
ア回路21a,21b,21c、インバータ22a,2
2b,22c、及びプリセツト型のフリツプフロツプ2
3a,23b,23cで構成することができる。この一
致判定回路において、回路20aは導線7a,7bから
の第1制御出力の反一致を、回路20aは導線7b,7
cから第1制御出力の反一致を、回路20cは導線7a
,7cからの第1制御出力の反一致をそれぞれ検出する
回路であり、オア回路21aは回路20a,20cの出
力信号のオア信号を、オア回路21bは回路20a,2
0bの出力信号のオア信号を、オア回路21cは回路2
0b,20cの出力信号のオア信号をそれぞれ出力する
。また、インバータ22a,22b,22cは、オア回
路21a,21b,21cとフリツプフロツプ23a,
23b,23cの間に設けられており、その出力信号で
後段のフリツプフロツプ23a,23b,23cをりセ
ツトする。この一致判定回路11は、各フリツプフロツ
プ23a,23b,23cが予じめセツトされるから、
各処理装置1,2,3の第1制御出力が一致していれば
、各フリツプフロツプ23a,23b,23cのセツト
出力端子に接続された導線12,13,14から論理信
号゛1゛をそれぞれ出力する。
排他的論理和回路20a,20b,20c、負論理のオ
ア回路21a,21b,21c、インバータ22a,2
2b,22c、及びプリセツト型のフリツプフロツプ2
3a,23b,23cで構成することができる。この一
致判定回路において、回路20aは導線7a,7bから
の第1制御出力の反一致を、回路20aは導線7b,7
cから第1制御出力の反一致を、回路20cは導線7a
,7cからの第1制御出力の反一致をそれぞれ検出する
回路であり、オア回路21aは回路20a,20cの出
力信号のオア信号を、オア回路21bは回路20a,2
0bの出力信号のオア信号を、オア回路21cは回路2
0b,20cの出力信号のオア信号をそれぞれ出力する
。また、インバータ22a,22b,22cは、オア回
路21a,21b,21cとフリツプフロツプ23a,
23b,23cの間に設けられており、その出力信号で
後段のフリツプフロツプ23a,23b,23cをりセ
ツトする。この一致判定回路11は、各フリツプフロツ
プ23a,23b,23cが予じめセツトされるから、
各処理装置1,2,3の第1制御出力が一致していれば
、各フリツプフロツプ23a,23b,23cのセツト
出力端子に接続された導線12,13,14から論理信
号゛1゛をそれぞれ出力する。
また、導線7aからの第1制御出力が他の導線からの第
1制御出力と一致しないと、オア回路21aの出力信号
が論理信号゛0゛になるからフリツプフロツプ23aが
りセツトされてその旨を記憶し、同様に導線7bからの
第1制御出力が他の第1制御出力と不一致であればフリ
ツプフロツプ23bがその旨を記憶し、導線7cからの
第1制御出力が他の第1制御出力と不一致であればフリ
ツプフロツプ23cがその旨を記憶する。従つて、第2
図に示す一致判定回路は、処理装置1の第1制御出力が
他の処理装置2,3の第1制御出力の少なくともいずれ
かと一致していると、その旨を意味する第1信号を導線
12に出力し、同様に処理装置2の第1制御出力が他の
第1制御出力と一致していると、その旨を意味する第2
信号を導線13に出力し、処理装置3の第1制御出力が
他の第1制御出力と一致していると第3信号を導線14
に出力する。15は一致判定回路11の出力信号に応じ
て、中信頼性機器5の制御に用いる制御出力を選択し、
処理する第1選択処理回路で、導線12,13,14か
ら入力する信号を用いて、導線8a,8b,8cを介し
て処理装置1,2,3から入力する第2制御出力のいず
れか2つを選択し、選択した2つの第2制御出力の一致
をとつてその一致出力を中信頼性機器5に供給する。
1制御出力と一致しないと、オア回路21aの出力信号
が論理信号゛0゛になるからフリツプフロツプ23aが
りセツトされてその旨を記憶し、同様に導線7bからの
第1制御出力が他の第1制御出力と不一致であればフリ
ツプフロツプ23bがその旨を記憶し、導線7cからの
第1制御出力が他の第1制御出力と不一致であればフリ
ツプフロツプ23cがその旨を記憶する。従つて、第2
図に示す一致判定回路は、処理装置1の第1制御出力が
他の処理装置2,3の第1制御出力の少なくともいずれ
かと一致していると、その旨を意味する第1信号を導線
12に出力し、同様に処理装置2の第1制御出力が他の
第1制御出力と一致していると、その旨を意味する第2
信号を導線13に出力し、処理装置3の第1制御出力が
他の第1制御出力と一致していると第3信号を導線14
に出力する。15は一致判定回路11の出力信号に応じ
て、中信頼性機器5の制御に用いる制御出力を選択し、
処理する第1選択処理回路で、導線12,13,14か
ら入力する信号を用いて、導線8a,8b,8cを介し
て処理装置1,2,3から入力する第2制御出力のいず
れか2つを選択し、選択した2つの第2制御出力の一致
をとつてその一致出力を中信頼性機器5に供給する。
すなわち、この回路15は、導線12,13,14の全
てから信号が入力しているとき(第1制御出力が全て一
致しているとき)は予じめ定められた2つの第2制御出
力を選択してその一致出力を機器5に供給し、導線12
,13,14の全てから信号が入力していないとき(第
1制御出力が一致していないとき)は、第2制御出力の
選択を行なわず、従つて機器5に第2制御出力を供給し
ない。
てから信号が入力しているとき(第1制御出力が全て一
致しているとき)は予じめ定められた2つの第2制御出
力を選択してその一致出力を機器5に供給し、導線12
,13,14の全てから信号が入力していないとき(第
1制御出力が一致していないとき)は、第2制御出力の
選択を行なわず、従つて機器5に第2制御出力を供給し
ない。
また、いずれか2つの導線、たとえば12,13から第
1信号と第2信号が入力すると、その導線12,13に
対応する処理装置1,2からの第2制御出力を選択して
その一致出力を機器5に供給する。このような第1選択
処理回路15は、第3図に示すように、アンド回路30
a,30b,30c,30d,31a,31b,31c
、31d、オア回路32a,32b、インバータ33a
,33b,33c,34a,34b,34cを用いた選
択回路と、排他的論理和回路35とその出力を反転する
インバータ36を用いた一致回路とで構成することがで
きる。
1信号と第2信号が入力すると、その導線12,13に
対応する処理装置1,2からの第2制御出力を選択して
その一致出力を機器5に供給する。このような第1選択
処理回路15は、第3図に示すように、アンド回路30
a,30b,30c,30d,31a,31b,31c
、31d、オア回路32a,32b、インバータ33a
,33b,33c,34a,34b,34cを用いた選
択回路と、排他的論理和回路35とその出力を反転する
インバータ36を用いた一致回路とで構成することがで
きる。
各アンド回路は4入力のアンド回路であり、導線12,
13,14から一致判定回路11の出力信号が入力する
他に、導線8a,8b,8cのいずれか1つから第2制
御出力が入力する。また、アンド回路30b,30c,
30dと31b,31c,31dの各入力端子のうち、
導線12,13,14に接続するいずれか1つにはイン
バータ33a,33b,33c,34a,34b,34
cが設けられている。オア回路32aはアンド回路30
a,30b,30c,30dの出力信号のオア信号を回
路35の一方の入力端子に出力し、オア回路32bは、
アンド回路31a,31b,31c,31dの出力信号
のオア信号を回路35の他の入力端子に出力する。第3
図に示す第1選択処理回路15は、導線12,13,1
4の全てが信号゛1゛であると、アンド回路30a,3
1aにより導線8aと8bからの第2制御出力を選択し
てその一致出力を機器5に出力し、導線12,13,1
4のうち導線12,13のみが信号゛1゛であると、ア
ンド回路30b,31bにより導線8aと8bからの第
2制御出力を選択してその一致出力を機器5に出力する
。
13,14から一致判定回路11の出力信号が入力する
他に、導線8a,8b,8cのいずれか1つから第2制
御出力が入力する。また、アンド回路30b,30c,
30dと31b,31c,31dの各入力端子のうち、
導線12,13,14に接続するいずれか1つにはイン
バータ33a,33b,33c,34a,34b,34
cが設けられている。オア回路32aはアンド回路30
a,30b,30c,30dの出力信号のオア信号を回
路35の一方の入力端子に出力し、オア回路32bは、
アンド回路31a,31b,31c,31dの出力信号
のオア信号を回路35の他の入力端子に出力する。第3
図に示す第1選択処理回路15は、導線12,13,1
4の全てが信号゛1゛であると、アンド回路30a,3
1aにより導線8aと8bからの第2制御出力を選択し
てその一致出力を機器5に出力し、導線12,13,1
4のうち導線12,13のみが信号゛1゛であると、ア
ンド回路30b,31bにより導線8aと8bからの第
2制御出力を選択してその一致出力を機器5に出力する
。
同様に、導線12,13,14のうち導線13,14の
みが信号゛1゛であると導線8b,8cからの第2制御
出力の一致出力を機器5に出力し、導線12,14のみ
が信号゛ビであると導線8a,8cからの第2制御出力
の一致出力を機器5に出力する。そして、導線12,1
3,14のうち少なくともいずれか2つが信号101で
あると、第2制御出力の選択を行なわず、従つて機器5
には制御出力が入力しない。16は、一致判定回路11
の出力信号に応じて低信頼性機器6に供給する1つの第
3制御出力を選択し処理する第2選択処理回路で、導線
12,13,14から入力する信号を用いて、導線9a
,9b,9cを介して処理装置1,2,3から入力する
第3制御出力の1つを低信頼性機器6に供給する。
みが信号゛1゛であると導線8b,8cからの第2制御
出力の一致出力を機器5に出力し、導線12,14のみ
が信号゛ビであると導線8a,8cからの第2制御出力
の一致出力を機器5に出力する。そして、導線12,1
3,14のうち少なくともいずれか2つが信号101で
あると、第2制御出力の選択を行なわず、従つて機器5
には制御出力が入力しない。16は、一致判定回路11
の出力信号に応じて低信頼性機器6に供給する1つの第
3制御出力を選択し処理する第2選択処理回路で、導線
12,13,14から入力する信号を用いて、導線9a
,9b,9cを介して処理装置1,2,3から入力する
第3制御出力の1つを低信頼性機器6に供給する。
すなわち、この回路は、導線12,13,14のうち、
少なくともいずれか2つの導線から信号が入力すると、
予じめ定められた1つの第3制御出力を選択して低信頼
性機器6に供給する。この回路16は、また導線12,
13,14のうち、少なくとも2つから信号が入力しな
いときは、第3制御出力の選択を行なわず、低信頼性機
器6に第3制御出力を供給しない。このような第1−選
択処理回路16は、第4図に示すように、4個のアンド
回路40a,40b,40c,40d、オア回路41、
及び3個のインバータ42a,42b,42cで構成す
ることができる。
少なくともいずれか2つの導線から信号が入力すると、
予じめ定められた1つの第3制御出力を選択して低信頼
性機器6に供給する。この回路16は、また導線12,
13,14のうち、少なくとも2つから信号が入力しな
いときは、第3制御出力の選択を行なわず、低信頼性機
器6に第3制御出力を供給しない。このような第1−選
択処理回路16は、第4図に示すように、4個のアンド
回路40a,40b,40c,40d、オア回路41、
及び3個のインバータ42a,42b,42cで構成す
ることができる。
この回路16は、各アンド回路40a,40b,40c
,40dの1つの入力に、導線9a,9b,9cから第
3制御出力が入力することを除いて、第3図の回路にお
けるアンド回路30a,30b,30c,30d、オア
回路32a、及びインバータ33a,33b,33cで
構成された回路部分と同様に動作する。オア回路41の
出力は低信頼性機器6に供給される。従つて、第4図に
示す第2選択処理回路16は、導線12,13,14か
ら、第1、第2、第3信号の全てが入力すると、アンド
回路40aにより導線9aからの第3制御出力を選択し
、導線14からの第3信号のみが入力しないとアンド回
路40bにより導線9aからの第3制御出力を選択する
。
,40dの1つの入力に、導線9a,9b,9cから第
3制御出力が入力することを除いて、第3図の回路にお
けるアンド回路30a,30b,30c,30d、オア
回路32a、及びインバータ33a,33b,33cで
構成された回路部分と同様に動作する。オア回路41の
出力は低信頼性機器6に供給される。従つて、第4図に
示す第2選択処理回路16は、導線12,13,14か
ら、第1、第2、第3信号の全てが入力すると、アンド
回路40aにより導線9aからの第3制御出力を選択し
、導線14からの第3信号のみが入力しないとアンド回
路40bにより導線9aからの第3制御出力を選択する
。
同様に、第1信号のみが入力しないと導線9bからの第
3制御出力を選択し、第2信号のみが入力しないと導線
9cからの第3制御出力を選択する。そして、第1、第
2、第3信号の全て又はいずれか2つが入力しないと第
3制御出力の選択を行なわない。各機器4,5,6は、
前段の回路10,15,16から入力する制御出力によ
り制御されて駆動する。
3制御出力を選択し、第2信号のみが入力しないと導線
9cからの第3制御出力を選択する。そして、第1、第
2、第3信号の全て又はいずれか2つが入力しないと第
3制御出力の選択を行なわない。各機器4,5,6は、
前段の回路10,15,16から入力する制御出力によ
り制御されて駆動する。
この制御装置は、一致判定回路11において、各処理装
置1,2,3が出力する第1制御出力の一致状態を判定
して正常に動作している処理装置を照査し、かつこの判
定結果を用いて中信頼性機器5を制御するために用いる
処理装置を正常に動作している処理装置の中から選択処
理回路15で自動的に選択するとともに、低信頼性機器
6を制御するために用いる処理装置を正常に動作してい
る処理装置の中から選択処理回路16で自動的に選択す
る。
置1,2,3が出力する第1制御出力の一致状態を判定
して正常に動作している処理装置を照査し、かつこの判
定結果を用いて中信頼性機器5を制御するために用いる
処理装置を正常に動作している処理装置の中から選択処
理回路15で自動的に選択するとともに、低信頼性機器
6を制御するために用いる処理装置を正常に動作してい
る処理装置の中から選択処理回路16で自動的に選択す
る。
この制御装置によれば、一般信頼性機器、すなわち中信
頼性機器5と低信頼性機器6とを、正常に動作している
処理装置の制御出力で制御するから、高信頼性機器4の
制御の信頼度を低下することなく、一般信頼性機器5,
6の制御の信頼度を高めることができる。
頼性機器5と低信頼性機器6とを、正常に動作している
処理装置の制御出力で制御するから、高信頼性機器4の
制御の信頼度を低下することなく、一般信頼性機器5,
6の制御の信頼度を高めることができる。
また、選択処理回路15と16が多数決回路10に比べ
て簡単で、しかも廉価であるから、一般信頼性機器5,
6の制御の信頼度を、わずかな費用で向上することがで
きる。次に、第5図を参照して、一致判定回路と、各選
択処理回路の他の実施例について説明する。一致判定回
路1Vは、第2図に示す回路におけるフリツプフロツプ
23a,23b,23cの後段に、3個のアンド回路5
1a,51b,51cを設けており、各アンド回路の出
力信号を、導線61,62,63を介して各選択処理回
路15′,16′に供給するように構成されている。ア
ンド回路51aはフリツプフロツプ23aと23bのセ
ツト出力が入力する2入力アンド回路、アンド回路51
bはフリツプフロツプ23b,23cの各セツト出力と
、フリツプフロツプ23aのりセツト出力が入力する3
入力アンド回路、アンド回路51cはフリツプフロツプ
23a,23cの各セツト出力と、フリツプフロツプ2
3bのりセツト出力が入力する3入力アンド回路である
。従つて、この一致判定回路11′は、少なくとも処理
装置1と2の制御出力が一致していればアンド回路51
aの出力のみが論理信号″F゛となり、処理装置1の制
御出力のみが不一致であればアンド回路51bの出力の
みが論理信号11゛となり、処理装置2の制御出力のみ
が不一致であればアンド回路51cの出力のみが論理信
号“1゛となる。
て簡単で、しかも廉価であるから、一般信頼性機器5,
6の制御の信頼度を、わずかな費用で向上することがで
きる。次に、第5図を参照して、一致判定回路と、各選
択処理回路の他の実施例について説明する。一致判定回
路1Vは、第2図に示す回路におけるフリツプフロツプ
23a,23b,23cの後段に、3個のアンド回路5
1a,51b,51cを設けており、各アンド回路の出
力信号を、導線61,62,63を介して各選択処理回
路15′,16′に供給するように構成されている。ア
ンド回路51aはフリツプフロツプ23aと23bのセ
ツト出力が入力する2入力アンド回路、アンド回路51
bはフリツプフロツプ23b,23cの各セツト出力と
、フリツプフロツプ23aのりセツト出力が入力する3
入力アンド回路、アンド回路51cはフリツプフロツプ
23a,23cの各セツト出力と、フリツプフロツプ2
3bのりセツト出力が入力する3入力アンド回路である
。従つて、この一致判定回路11′は、少なくとも処理
装置1と2の制御出力が一致していればアンド回路51
aの出力のみが論理信号″F゛となり、処理装置1の制
御出力のみが不一致であればアンド回路51bの出力の
みが論理信号11゛となり、処理装置2の制御出力のみ
が不一致であればアンド回路51cの出力のみが論理信
号“1゛となる。
第1選択処理回路15′は、3個ずつ2組の2入力アン
ド回路52a,52b,52c,53a,53b,53
cと、各組のアンド回路の出力が入力する2個の3入力
オア回路54a,54bとから成る選択回路と、各オア
回路54a,54bの出力が入力する排他的論理和回路
55とその出力を反転するインバータ56とから成る一
致回路とを設けている。各アンド回路は、図に示すよう
に、一致判定回路11′のアンド回路51a,51b,
50cの出力端子に接続する導線61,62,63の1
つに一方の端子が接続され、他方の端子が導線8a,8
b,8cのいずれか1つに接続されて、オア回路54a
,54bを介して回路55に出力する2つの第2制御出
力を、一致判定回路11′の出力信号により選択するよ
うに構成されている。この回路15!は、各処理装置1
,2,3の制御出力が全て一致しているか、又は処理装
置1,2の制御出力が互いに一致していると、アンド回
路52a,53bにより導線8a,8bからの第2制御
出力を選択し、処理装置1の制御出力のみが不一致であ
ると、アンド回路52b,53bにより導線8b,8c
からの第2制御出力を選択し、処理装置2の制御出力の
みが不一致であると、アンド回路52c,53cにより
導線8a,8cからの第2制御出力を選択する。
ド回路52a,52b,52c,53a,53b,53
cと、各組のアンド回路の出力が入力する2個の3入力
オア回路54a,54bとから成る選択回路と、各オア
回路54a,54bの出力が入力する排他的論理和回路
55とその出力を反転するインバータ56とから成る一
致回路とを設けている。各アンド回路は、図に示すよう
に、一致判定回路11′のアンド回路51a,51b,
50cの出力端子に接続する導線61,62,63の1
つに一方の端子が接続され、他方の端子が導線8a,8
b,8cのいずれか1つに接続されて、オア回路54a
,54bを介して回路55に出力する2つの第2制御出
力を、一致判定回路11′の出力信号により選択するよ
うに構成されている。この回路15!は、各処理装置1
,2,3の制御出力が全て一致しているか、又は処理装
置1,2の制御出力が互いに一致していると、アンド回
路52a,53bにより導線8a,8bからの第2制御
出力を選択し、処理装置1の制御出力のみが不一致であ
ると、アンド回路52b,53bにより導線8b,8c
からの第2制御出力を選択し、処理装置2の制御出力の
みが不一致であると、アンド回路52c,53cにより
導線8a,8cからの第2制御出力を選択する。
選択された制御出力は、オア回路54a,54bを介し
てオア回路55に供給されて、この回路55と次段のイ
ンバータ56とから成る一致回路で一致をとられる。前
記一般回路からの一致出力は、機器5に供給される。第
2選択処理回路16′は、3個の2入力アンド回路57
a,57b,57cと、各アンド回路の出力が入力する
3入力オア回路58とで構成されており、オア回路58
の出力を機器6に供給する。
てオア回路55に供給されて、この回路55と次段のイ
ンバータ56とから成る一致回路で一致をとられる。前
記一般回路からの一致出力は、機器5に供給される。第
2選択処理回路16′は、3個の2入力アンド回路57
a,57b,57cと、各アンド回路の出力が入力する
3入力オア回路58とで構成されており、オア回路58
の出力を機器6に供給する。
各アンド回路の各入力端子は、図に示すように、導線9
a,9b,9cのいずれかと、導線61,62,63の
いずれかとに接続されている。この回路16′は、各処
理装置1,2,3の制御出力が全て一致しているか、又
は処理装置1と2の制御出力が互いに一致していると、
アンド回路57aにより導線9aからの第3制御出力を
機器6に供給し、処理装置1の制御出力のみが不一致で
あると、アンド回路57bにより導線9bからの第3制
御出力を機器6に供給し、処理装置2の制御出力のみが
不一致であると、アンド回路57cにより導線9cから
の制御出力を機器6に供給する。第5図に示す装置によ
れば、第1図ないし第4図に示す実施例により得られる
効果の他に、少なくとも処理装置1と2の制御出力が互
いに一致していることを意味する信号と、処理装置1の
制御出力のみが不一致であることを意味する信号、及び
処理装置2の制御出力のみが不一致であることを意味す
る信号とを一致判定回路1Vで出力するから、第2図な
いし第4図に示す実施例に比べて装置がきわめて簡単に
なる。
a,9b,9cのいずれかと、導線61,62,63の
いずれかとに接続されている。この回路16′は、各処
理装置1,2,3の制御出力が全て一致しているか、又
は処理装置1と2の制御出力が互いに一致していると、
アンド回路57aにより導線9aからの第3制御出力を
機器6に供給し、処理装置1の制御出力のみが不一致で
あると、アンド回路57bにより導線9bからの第3制
御出力を機器6に供給し、処理装置2の制御出力のみが
不一致であると、アンド回路57cにより導線9cから
の制御出力を機器6に供給する。第5図に示す装置によ
れば、第1図ないし第4図に示す実施例により得られる
効果の他に、少なくとも処理装置1と2の制御出力が互
いに一致していることを意味する信号と、処理装置1の
制御出力のみが不一致であることを意味する信号、及び
処理装置2の制御出力のみが不一致であることを意味す
る信号とを一致判定回路1Vで出力するから、第2図な
いし第4図に示す実施例に比べて装置がきわめて簡単に
なる。
なお、上述の実施例では、一致判定回路11,11′に
おいて第1制御出力の一致状態を判定しているが、第2
制御出力又は第3制御出力の一致状態を判定するように
してもよい。
おいて第1制御出力の一致状態を判定しているが、第2
制御出力又は第3制御出力の一致状態を判定するように
してもよい。
また、選択処理回路15,15′が機器5に出力する制
御信号を、正常な制御信号を出力している処理装置の出
力信号の中から選択しているから、選択処理回路15,
15′内の一致回路において両信号が一致することが殆
んどであり、従つて選択処理回路15,15′を選択処
理回路16,16′と置換えてもよい。また、上述の実
施例は、3台の処理装置による3重系の制御方式の場合
の実施例であるが、本発明は、3台以上の処理装置を、
用いる多重系の制御方式にも適用することができる。4
台以上の処理装置を用いるn重系の制御方式に本発明を
用いる場合にも、外部機器を要求される制御の信頼度に
応じて区分し、高信頼性機器はn重系多数決回路の出力
信号で伯u御し、他の機器は各処理装置が出力する制御
出力の一致状態を判定して、一致している制御出力を出
力している処理装置の制御出力により制御すればよい。
御信号を、正常な制御信号を出力している処理装置の出
力信号の中から選択しているから、選択処理回路15,
15′内の一致回路において両信号が一致することが殆
んどであり、従つて選択処理回路15,15′を選択処
理回路16,16′と置換えてもよい。また、上述の実
施例は、3台の処理装置による3重系の制御方式の場合
の実施例であるが、本発明は、3台以上の処理装置を、
用いる多重系の制御方式にも適用することができる。4
台以上の処理装置を用いるn重系の制御方式に本発明を
用いる場合にも、外部機器を要求される制御の信頼度に
応じて区分し、高信頼性機器はn重系多数決回路の出力
信号で伯u御し、他の機器は各処理装置が出力する制御
出力の一致状態を判定して、一致している制御出力を出
力している処理装置の制御出力により制御すればよい。
さらに、上述の実施例では、第1及び第2選択処理回路
を電子回路で構成しているが、制御の目的に応じて電子
回路、リレー回路のいずれかで構成することができるし
、両者を併用することもできる。
を電子回路で構成しているが、制御の目的に応じて電子
回路、リレー回路のいずれかで構成することができるし
、両者を併用することもできる。
以上のように本発明は、高信頼性機器には処理装置から
出力される高信頼性機器用制御出力の多数決信号を出力
するのに対し、一般信頼性機器に対しては各処理装置か
らの制御出力の一致状態を一致判定回路で判定し、この
判定結果を用いて、一致した制御出力を出力している処
理装置からの一般信頼性機器用制御出力を選択処理回路
で選択して出力するようにしたから、高信頼性機器の制
御の信頼性を低下することなしに、一般信頼性機器の制
御に用いる処理装置の選択・切換えを人手を要すること
なく迅速に行なうことができるし、一般信頼性機器の制
御の信頼度を著しく向上することができる。
出力される高信頼性機器用制御出力の多数決信号を出力
するのに対し、一般信頼性機器に対しては各処理装置か
らの制御出力の一致状態を一致判定回路で判定し、この
判定結果を用いて、一致した制御出力を出力している処
理装置からの一般信頼性機器用制御出力を選択処理回路
で選択して出力するようにしたから、高信頼性機器の制
御の信頼性を低下することなしに、一般信頼性機器の制
御に用いる処理装置の選択・切換えを人手を要すること
なく迅速に行なうことができるし、一般信頼性機器の制
御の信頼度を著しく向上することができる。
また、」致判定回路、選択回路が多数決回路に比べて簡
単かつ廉価であるから、装置が簡単であり廉価である。
単かつ廉価であるから、装置が簡単であり廉価である。
第1図は本発明にかかる制御装置の一例を示すプロツク
図、第2図は一致判定回路の一実施例図、第3図は第1
選択処理回路の一実施例図、第4図は第2選択処理回路
の一実施例図、第5図は一致判定回路、第1及び第2選
択処理回路の他の実施例図である。 1,2,3:処理装置、4,5,6:制御される外部機
器、10:多数決回路、11,11′:ー致判定回路、
15,15′:第1選択処理回路、16,16′:第2
選択処理回路。
図、第2図は一致判定回路の一実施例図、第3図は第1
選択処理回路の一実施例図、第4図は第2選択処理回路
の一実施例図、第5図は一致判定回路、第1及び第2選
択処理回路の他の実施例図である。 1,2,3:処理装置、4,5,6:制御される外部機
器、10:多数決回路、11,11′:ー致判定回路、
15,15′:第1選択処理回路、16,16′:第2
選択処理回路。
Claims (1)
- 【特許請求の範囲】 1 要求される制御の信頼度が高い高信頼性機器用の制
御出力と、要求される制御の信頼度が低い一般信頼性機
器用制御出力とを各々出力し、かつ並列同期運転される
少なくとも3台の処理装置と、各処理装置の出力信号の
うち、高信頼性機器用制御出力の多数決信号を前記高信
頼性機器に出力する多数決回路と、介処理装置からの出
力信号を監視して、一致状態を意味する信号を出力する
一致判定回路と、前記一致判定回路の出力信号を用いて
、各処理装置のうち、一致した制御出力を出力している
処理装置からの一般信頼性機器用制御出力を選択して前
記一般信頼性機器に出力する選択処理回路と、を設けた
ことを特徴とする多重系処理装置による制御装置。 2 前記選択処理回路が、各処理装置からの制御出力の
1つを選択して一般信頼性機器に供給する手段である特
許請求の範囲第1項記載の制御装置。 3 前記選択処理回路が、各処理装置からの制御出力の
2つを選択してその一致出力を一般信頼性機器に供給す
る回路である特許請求の範囲第1項記載の制御装置。 4 3台の処理装置を用い、かつ、前記一致判定回路が
、少なくとも第1処理装置と第2処理装置からの制御信
号が一致していることを意味する信号と、第1処理装置
からの制御出力のみが不一致であることを意味する信号
と、第2処理装置からの制御信号のみが不一致であるこ
とを意味する信号を出力する回路である特許請求の範囲
第1項、第2項、又は第3項記載の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53026165A JPS5939780B2 (ja) | 1978-03-08 | 1978-03-08 | 多重系処理装置による制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53026165A JPS5939780B2 (ja) | 1978-03-08 | 1978-03-08 | 多重系処理装置による制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54118750A JPS54118750A (en) | 1979-09-14 |
| JPS5939780B2 true JPS5939780B2 (ja) | 1984-09-26 |
Family
ID=12185930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53026165A Expired JPS5939780B2 (ja) | 1978-03-08 | 1978-03-08 | 多重系処理装置による制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939780B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263252A (ja) * | 1984-06-11 | 1985-12-26 | Japanese National Railways<Jnr> | 多重系処理照合出力方法 |
-
1978
- 1978-03-08 JP JP53026165A patent/JPS5939780B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54118750A (en) | 1979-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357491A (en) | Clock selection control device | |
| US4882738A (en) | Clock control system | |
| JPS5939780B2 (ja) | 多重系処理装置による制御装置 | |
| JP4701203B2 (ja) | プロセス制御システム | |
| KR100278703B1 (ko) | 교환기에서 디바이스 액세스 버스 이중화 제어회로 | |
| JPH05173499A (ja) | 表示装置システム | |
| JP2000244369A (ja) | 伝送装置 | |
| JP2861595B2 (ja) | 冗長化cpuユニットの切り替え制御装置 | |
| KR100304890B1 (ko) | 티브이의 기능점검방법 | |
| JPS60245001A (ja) | 多重化制御装置 | |
| KR100318929B1 (ko) | 키폰시스템에서클럭자동절체회로 | |
| JPS63273943A (ja) | 多重系制御装置 | |
| JPH0342004B2 (ja) | ||
| JPH02112047A (ja) | ユニツトのアドレス設定方式 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPS61118042A (ja) | デ−タ伝送装置 | |
| JPH04280314A (ja) | 信号出力装置 | |
| JPH0374947A (ja) | 2重化中継回線における正常中継回線の選択方法及び装置 | |
| JPH0877091A (ja) | 拡張機器チャネル設定システム | |
| JPH06132920A (ja) | 冗長構成を有する伝送装置の切替回路 | |
| JPS58222328A (ja) | チヤネルスイツチ装置 | |
| JPS61249147A (ja) | カスタムic | |
| JPH02287836A (ja) | 2重化アラームコントロール方式 | |
| JPH03280608A (ja) | デジタルオーデイオミキサ | |
| JPS6145266B2 (ja) |