JPS5940298B2 - バイポ−ラ型トランジスタ - Google Patents
バイポ−ラ型トランジスタInfo
- Publication number
- JPS5940298B2 JPS5940298B2 JP52158858A JP15885877A JPS5940298B2 JP S5940298 B2 JPS5940298 B2 JP S5940298B2 JP 52158858 A JP52158858 A JP 52158858A JP 15885877 A JP15885877 A JP 15885877A JP S5940298 B2 JPS5940298 B2 JP S5940298B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal semiconductor
- region
- semiconductor region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、バイポーラ型トランジスタの改良に関する。
通常のバイパーラ型トランジスタは、表面に絶縁層が配
されている半導体基板を有し、その半導体基板が、その
表面側に配された例えばＮ型の半導体領域と、これに接
するＰ型の半導体領域と、これに接する他のＮ型の半導
体領域との３つの半導体領域を有し、而して、之等３つ
の半導体領域に、絶縁層上に延長している３つの導電性
層が、絶縁層に予め穿設している３つの窓を通じて夫々
連結されている、という構成を有しているのを普通とす
る。
されている半導体基板を有し、その半導体基板が、その
表面側に配された例えばＮ型の半導体領域と、これに接
するＰ型の半導体領域と、これに接する他のＮ型の半導
体領域との３つの半導体領域を有し、而して、之等３つ
の半導体領域に、絶縁層上に延長している３つの導電性
層が、絶縁層に予め穿設している３つの窓を通じて夫々
連結されている、という構成を有しているのを普通とす
る。
このような構成を有するバイポーラ型トランジスタは、
Ｎ型の半導体領域と、これに接するＰ型の半導体領域と
、これに接する他のＮ型の半導体領域との３つの半導体
領域に夫々導電性層を連結するための、絶縁層に穿設し
ている３つの窓を有するので、バイポーラ型トランジス
タを、小型密実に構成するのに制限している。
Ｎ型の半導体領域と、これに接するＰ型の半導体領域と
、これに接する他のＮ型の半導体領域との３つの半導体
領域に夫々導電性層を連結するための、絶縁層に穿設し
ている３つの窓を有するので、バイポーラ型トランジス
タを、小型密実に構成するのに制限している。
このことは、特にバイポーラ型トランジスタの多数を、
それ等に共通の半導体基板を用いて集積化して構成する
場合、伺更である。又、このような制限を有するので、
バイポーラ型トランジスタに、無視し得ない寄生容量を
伴い、従つてバイポーラ型トランジスタが所期の優れた
特性を発揮しないものである。従つて、本発明は、上述
した制限を大幅に緩和し得、且つ無視し得ない寄生容量
を伴うことがない、新規なバイポーラ型トランジスタを
提案せんとするもので、以下、図面を伴なつて本発明の
実施例を詳述する所より明らかとなるであろう。第１及
び第２図は本発明の実施例を示し、表面に絶縁層１を配
し且つ表面より所要の深さをとつた位置に窓２を有する
絶縁層３を配している半導体基板４を有する。而して、
半導体基板４の窓２に臨む領域Ａが、表面側の表面に達
して延長している例えばＰ型の単結晶半導体領域５と、
その単結晶半導体領域５に接し且つ窓２内に延長してい
るＮ型の単結晶半導体領域６とを有する。
それ等に共通の半導体基板を用いて集積化して構成する
場合、伺更である。又、このような制限を有するので、
バイポーラ型トランジスタに、無視し得ない寄生容量を
伴い、従つてバイポーラ型トランジスタが所期の優れた
特性を発揮しないものである。従つて、本発明は、上述
した制限を大幅に緩和し得、且つ無視し得ない寄生容量
を伴うことがない、新規なバイポーラ型トランジスタを
提案せんとするもので、以下、図面を伴なつて本発明の
実施例を詳述する所より明らかとなるであろう。第１及
び第２図は本発明の実施例を示し、表面に絶縁層１を配
し且つ表面より所要の深さをとつた位置に窓２を有する
絶縁層３を配している半導体基板４を有する。而して、
半導体基板４の窓２に臨む領域Ａが、表面側の表面に達
して延長している例えばＰ型の単結晶半導体領域５と、
その単結晶半導体領域５に接し且つ窓２内に延長してい
るＮ型の単結晶半導体領域６とを有する。
又、半導体基板４の窓２に臨まざる領域Ｂが、単結晶半
導体領域６に接し且つ絶縁層１及び３間に延長している
Ｎ型の単結晶半導体領域７を有する〜 この場合、領域Ａには、単結晶半導体領域５に接し且つ
表面に達しているＮ＋型の単結晶半導体領域８を有する
。
導体領域６に接し且つ絶縁層１及び３間に延長している
Ｎ型の単結晶半導体領域７を有する〜 この場合、領域Ａには、単結晶半導体領域５に接し且つ
表面に達しているＮ＋型の単結晶半導体領域８を有する
。
又、絶縁層１には、単結晶半導体領域５及び８を外部に
露呈せしめる窓９及びｑを有する。更に、単結晶半導体
領域５及び８に、夫々絶縁層１の窓９及び９′を通じて
導電性層１０及び１１が連結されている。以上が本発明
によるバイポーラ型トランジスタの実施例の構成である
が、この様な本発明の実施例の構成は、次の方法によつ
て得ることが出釆る。
露呈せしめる窓９及びｑを有する。更に、単結晶半導体
領域５及び８に、夫々絶縁層１の窓９及び９′を通じて
導電性層１０及び１１が連結されている。以上が本発明
によるバイポーラ型トランジスタの実施例の構成である
が、この様な本発明の実施例の構成は、次の方法によつ
て得ることが出釆る。
即ち、上述した半導体基板４の一部となるＰ型の単結晶
半導体基板２１を予め用意し、その単結晶半導体基板２
１内に、その表面側よリ、酸素イオンを、１６０ＫｅＶ
に加速して、２．５×１０１６個・ＣＴｒＬ２の打込密
度で打込み、次に、１１５『Ｃ１〜２時間の熱処理をな
して、半導体基板２１内に、その表面よＶ）０．１〜０
．３μｍとつた深さ位置から、０．２〜０．５μｍの厚
さを有する、上述した窓２を有する絶縁層３を形成する
。次に、半導体基板２１内に、その表面側より、Ｎ型不
純物を導人して、絶縁層３の窓２内に延長している、上
述した単結晶半導体領域６の一部となる単結晶半導体領
域２６と、その単結晶半導体領域２６よリ連続して絶縁
層３上に延長している。上述した単結晶半導体領域７の
一部となる単結晶半導体領域２７とを有するＮ＋型の単
結晶半導体層２２を形成する。次に、単結晶半導体層２
２上に、気相成長法によつて、上述した半導体基板４の
一部となるＮ型の単結晶半導体層２３を形成する。次に
、単結晶半導体層２３内に、その表面側より、Ｐ型不純
物を導入して、上述した単結晶半導体領域５を形成する
。次に、単結晶半導体領域５内に、その表面側よリ、Ｎ
型不純物を導人して、上述した単結晶半導体領域８を形
成する。次に、単結晶半導体層２３、及び単結晶半導体
領域５及び８の表面上に連続延長し、且つ単結晶半導体
領域５及び８を外部に露呈せしめる上述した窓９及び９
１を有する、上述した絶縁層１を、熱処理法によつて形
成する。然る后、絶縁層１上に、その窓９及び９′を通
じて単結晶半導体領域５及び８に夫々連結している、上
述した導電性層１０及び１１を形成し、斯くして上述し
た本発明によるバイポーラ型トランジスタの実施例を得
る。伺、上述した方法によつて、上述した本発明による
バイポーラ型トランジスタの構成を得る場合、その構成
に於ける半導体基板４は、上述した単結晶半導体基板２
１と、上述した単結晶半導体層２２と、上述した単結晶
半導体層２３とを含んでいる構成を有するものである。
半導体基板２１を予め用意し、その単結晶半導体基板２
１内に、その表面側よリ、酸素イオンを、１６０ＫｅＶ
に加速して、２．５×１０１６個・ＣＴｒＬ２の打込密
度で打込み、次に、１１５『Ｃ１〜２時間の熱処理をな
して、半導体基板２１内に、その表面よＶ）０．１〜０
．３μｍとつた深さ位置から、０．２〜０．５μｍの厚
さを有する、上述した窓２を有する絶縁層３を形成する
。次に、半導体基板２１内に、その表面側より、Ｎ型不
純物を導人して、絶縁層３の窓２内に延長している、上
述した単結晶半導体領域６の一部となる単結晶半導体領
域２６と、その単結晶半導体領域２６よリ連続して絶縁
層３上に延長している。上述した単結晶半導体領域７の
一部となる単結晶半導体領域２７とを有するＮ＋型の単
結晶半導体層２２を形成する。次に、単結晶半導体層２
２上に、気相成長法によつて、上述した半導体基板４の
一部となるＮ型の単結晶半導体層２３を形成する。次に
、単結晶半導体層２３内に、その表面側より、Ｐ型不純
物を導入して、上述した単結晶半導体領域５を形成する
。次に、単結晶半導体領域５内に、その表面側よリ、Ｎ
型不純物を導人して、上述した単結晶半導体領域８を形
成する。次に、単結晶半導体層２３、及び単結晶半導体
領域５及び８の表面上に連続延長し、且つ単結晶半導体
領域５及び８を外部に露呈せしめる上述した窓９及び９
１を有する、上述した絶縁層１を、熱処理法によつて形
成する。然る后、絶縁層１上に、その窓９及び９′を通
じて単結晶半導体領域５及び８に夫々連結している、上
述した導電性層１０及び１１を形成し、斯くして上述し
た本発明によるバイポーラ型トランジスタの実施例を得
る。伺、上述した方法によつて、上述した本発明による
バイポーラ型トランジスタの構成を得る場合、その構成
に於ける半導体基板４は、上述した単結晶半導体基板２
１と、上述した単結晶半導体層２２と、上述した単結晶
半導体層２３とを含んでいる構成を有するものである。
又、上述した単結晶半導体領域６は、上述した単結晶半
導体層２２の単結晶半導体領域２６と、上述した単結晶
半導体層２３の上述した絶縁層３の窓に２に臨む単結晶
半導体領域２４とよりなる構成を有するものである。更
に上述した単結晶半導体領域７は、上述した単結晶半導
体層２２の単結晶半導体領域２７と、上述した単結晶半
導体層２３の上述した絶縁層３の窓２に臨まざる領域２
５とよりなる構成を有するものである。？上で、本発明
によるバイポーラ型トランジスタの実施例の構成が明ら
かとなつた。
導体層２２の単結晶半導体領域２６と、上述した単結晶
半導体層２３の上述した絶縁層３の窓に２に臨む単結晶
半導体領域２４とよりなる構成を有するものである。更
に上述した単結晶半導体領域７は、上述した単結晶半導
体層２２の単結晶半導体領域２７と、上述した単結晶半
導体層２３の上述した絶縁層３の窓２に臨まざる領域２
５とよりなる構成を有するものである。？上で、本発明
によるバイポーラ型トランジスタの実施例の構成が明ら
かとなつた。
このような本発明によるバイポーラ型トランジスタの実
施例の構成は、単結晶半導体領域５、６及び８を夫々ベ
ース領域、コレクタ領域及びエミツタ領域とし、又、導
電層１０及び１１を夫々ベース接続用導体及びエミッタ
接続用導体としているバイポーラ型トランジスタＱを構
成している事が明らかである。
施例の構成は、単結晶半導体領域５、６及び８を夫々ベ
ース領域、コレクタ領域及びエミツタ領域とし、又、導
電層１０及び１１を夫々ベース接続用導体及びエミッタ
接続用導体としているバイポーラ型トランジスタＱを構
成している事が明らかである。
従つて、上述した本発明によるバイポーラ型トランジス
タの実施例の構成によれば、通常のバイポーラ型トラン
ジスタと同様の機能が得られるものである。然し乍ら、
本発明による上述したバイポーラ型トランジスタＱの実
施例の構成によれば、その単結晶半導体領域７を、コレ
クタ領域としての単結晶半導体領域６を電気的に領域Ａ
外に導出する為のコレクタ接続用領域として用い得るも
のである。
タの実施例の構成によれば、通常のバイポーラ型トラン
ジスタと同様の機能が得られるものである。然し乍ら、
本発明による上述したバイポーラ型トランジスタＱの実
施例の構成によれば、その単結晶半導体領域７を、コレ
クタ領域としての単結晶半導体領域６を電気的に領域Ａ
外に導出する為のコレクタ接続用領域として用い得るも
のである。
この為、本発明によるバイポーラ型トランジスタＱを小
型密実に構成するに、その制限が冒頭に前述した通常の
バイポーラ型トランジスタの場合に比し、大幅に緩和さ
れるものである。又、本発明によるバイポーラ型トラン
ジスタＱの実施例の構成によれば、そのベース領域及び
コレクタ領域としての単結晶半導体領域５及び６が、半
導体基板４の絶縁層３の窓２に臨む領域Ａに形成され、
一方、絶縁層３の窓２の大いさは、これを十分小とし得
るので、ベース領域及びコレクタ領域としての単結晶半
導体領域５及び６に関する寄生容量を無視し得る程度に
十分小にすることが出釆るものである。従つて、本発明
によるバイポーラ型トランジスタＱの実施例の構成によ
れば、バイポーラ型トランジスタとしての所期の優れた
特性を発揮する等の大なる特徴を有する。伺、上述に於
いては、本発明の１つの実施例を述べたに留まり、例え
ば半導体基板４に単一のトランジスタを構成する場合、
半導体基板４を構成しているＰ型の半導体基板２１を、
Ｎ型の半導体基板に代えた構成とすることも出釆る。
型密実に構成するに、その制限が冒頭に前述した通常の
バイポーラ型トランジスタの場合に比し、大幅に緩和さ
れるものである。又、本発明によるバイポーラ型トラン
ジスタＱの実施例の構成によれば、そのベース領域及び
コレクタ領域としての単結晶半導体領域５及び６が、半
導体基板４の絶縁層３の窓２に臨む領域Ａに形成され、
一方、絶縁層３の窓２の大いさは、これを十分小とし得
るので、ベース領域及びコレクタ領域としての単結晶半
導体領域５及び６に関する寄生容量を無視し得る程度に
十分小にすることが出釆るものである。従つて、本発明
によるバイポーラ型トランジスタＱの実施例の構成によ
れば、バイポーラ型トランジスタとしての所期の優れた
特性を発揮する等の大なる特徴を有する。伺、上述に於
いては、本発明の１つの実施例を述べたに留まり、例え
ば半導体基板４に単一のトランジスタを構成する場合、
半導体基板４を構成しているＰ型の半導体基板２１を、
Ｎ型の半導体基板に代えた構成とすることも出釆る。
伺、この場合は、単結晶半導体層２２を形成しなくても
良いことが明らかであろう。又、単結晶半導体領域８を
省略し、然し乍ら、単結晶半導体領域５に、シヨツトキ
接合を形成するように、金属層を附した構成とすること
も出釆る。勿論、上述せる「Ｐ型」を「Ｎ型」、［Ｎ型
」を「Ｐ型」と読み替えた構成とすることも出釆、又、
バイポーラ型トランジスタＱを、単結晶半導体領域６を
エミッタ領域として、又、単結晶半導体領域８をコレク
タ領域として用いる事も出釆、その他、種々の変型変更
をなし得るであろう。
良いことが明らかであろう。又、単結晶半導体領域８を
省略し、然し乍ら、単結晶半導体領域５に、シヨツトキ
接合を形成するように、金属層を附した構成とすること
も出釆る。勿論、上述せる「Ｐ型」を「Ｎ型」、［Ｎ型
」を「Ｐ型」と読み替えた構成とすることも出釆、又、
バイポーラ型トランジスタＱを、単結晶半導体領域６を
エミッタ領域として、又、単結晶半導体領域８をコレク
タ領域として用いる事も出釆、その他、種々の変型変更
をなし得るであろう。
第１図は本発明によるバイポーラ型トランジスタの実施
例を示す路線的平面図、第２図はその横断面図である。 １，３・・・絶縁層、２・・・絶縁層３の窓、４・・・
半導体基板、Ａ・・・半導体基板４の絶縁層３の窓２に
臨む領域、Ｂ・・・半導体基板４の絶縁層３の窓２に臨
まざる領域、５，６，７，８・・・単結晶半導体領域９
，９ｔ・・絶縁層１の窓、２１・・・・・・単結晶半導
体基板、２２，２３・・・・・・単結晶半導体層、２４
，２５，２６，２７・・・・・・単結晶半導体領域。
例を示す路線的平面図、第２図はその横断面図である。 １，３・・・絶縁層、２・・・絶縁層３の窓、４・・・
半導体基板、Ａ・・・半導体基板４の絶縁層３の窓２に
臨む領域、Ｂ・・・半導体基板４の絶縁層３の窓２に臨
まざる領域、５，６，７，８・・・単結晶半導体領域９
，９ｔ・・絶縁層１の窓、２１・・・・・・単結晶半導
体基板、２２，２３・・・・・・単結晶半導体層、２４
，２５，２６，２７・・・・・・単結晶半導体領域。
Claims (1)
- １ 表面に第１の絶縁層を配し且つ上記表面より所要の
深さをとつた位置に窓を有する第２の絶縁層を配してい
る半導体基板を有し、該半導体基板の上記表面側よりみ
て上記窓に臨む領域が、上記表面側の第１の導電型を有
する第１の単結晶半導体領域と、該第１の単結晶半導体
領域に接し且つ上記窓内に延長している第２の導電型を
有する第２の単結晶半導体領域とを有し、上記半導体基
板の上記表面側よりみて上記窓に臨まざる領域が、上記
第２の単結晶半導体領域に接し且つ上記第１及び第２の
絶縁層間に延長している第２の導電型を有する第３の単
結晶半導体領域を有し、上記第１の単結晶半導体領域を
ベース領域、上記第２の単結晶半導体領域をコレクタ又
はエミッタ領域、上記第３の単結晶半導体領域をコレク
タ又はエミッタ接続用領域としている事を特徴とするバ
イポーラ型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52158858A JPS5940298B2 (ja) | 1977-12-30 | 1977-12-30 | バイポ−ラ型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52158858A JPS5940298B2 (ja) | 1977-12-30 | 1977-12-30 | バイポ−ラ型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5493366A JPS5493366A (en) | 1979-07-24 |
| JPS5940298B2 true JPS5940298B2 (ja) | 1984-09-29 |
Family
ID=15680930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52158858A Expired JPS5940298B2 (ja) | 1977-12-30 | 1977-12-30 | バイポ−ラ型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940298B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118665A (en) * | 1979-03-06 | 1980-09-11 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS55130138A (en) * | 1979-03-29 | 1980-10-08 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacturing method |
| JPS55151350A (en) * | 1979-05-16 | 1980-11-25 | Mitsubishi Electric Corp | Semiconductor device and fabricating method of the same |
| JPS5654064A (en) * | 1979-10-08 | 1981-05-13 | Mitsubishi Electric Corp | Semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029184A (ja) * | 1973-07-17 | 1975-03-25 | ||
| JPS52119874A (en) * | 1976-04-02 | 1977-10-07 | Hitachi Ltd | Semi-conductor device |
-
1977
- 1977-12-30 JP JP52158858A patent/JPS5940298B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5493366A (en) | 1979-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5873156A (ja) | 半導体装置 | |
| US3595714A (en) | Method of manufacturing a semiconductor device comprising a field-effect transistor | |
| JPS5940298B2 (ja) | バイポ−ラ型トランジスタ | |
| JPH06151738A (ja) | 半導体装置及びその製造方法 | |
| JPH0563942B2 (ja) | ||
| JPH0346980B2 (ja) | ||
| JPS60144961A (ja) | 半導体集積回路 | |
| JPS58111345A (ja) | 半導体装置 | |
| JPS6074665A (ja) | 半導体装置の製造方法 | |
| JPS62234363A (ja) | 半導体集積回路 | |
| JPS5856460A (ja) | 半導体装置の製造方法 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JPS6322068B2 (ja) | ||
| JPH04207038A (ja) | 半導体装置およびその製造方法 | |
| JPH02151050A (ja) | 半導体装置 | |
| JPS63246862A (ja) | 半導体装置 | |
| JPS6151871A (ja) | 半導体装置 | |
| JPS6058655A (ja) | 半導体集積回路装置 | |
| JPS5982760A (ja) | 相補型半導体集積回路装置 | |
| JPS58158943A (ja) | 半導体構造体の製造方法 | |
| JPH02278736A (ja) | 半導体装置 | |
| JPS61164260A (ja) | バイポ―ラトランジスタ | |
| JPH0281438A (ja) | バイポーラ集積回路 | |
| JPS6376374A (ja) | 半導体装置の製造方法 |