JPS5940338B2 - デイジタル信号受信処理装置 - Google Patents

デイジタル信号受信処理装置

Info

Publication number
JPS5940338B2
JPS5940338B2 JP15531878A JP15531878A JPS5940338B2 JP S5940338 B2 JPS5940338 B2 JP S5940338B2 JP 15531878 A JP15531878 A JP 15531878A JP 15531878 A JP15531878 A JP 15531878A JP S5940338 B2 JPS5940338 B2 JP S5940338B2
Authority
JP
Japan
Prior art keywords
circuit
cyclic code
data
digital signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15531878A
Other languages
English (en)
Other versions
JPS5580944A (en
Inventor
暢勇 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Electric Manufacturing Co Ltd
Priority to JP15531878A priority Critical patent/JPS5940338B2/ja
Publication of JPS5580944A publication Critical patent/JPS5580944A/ja
Publication of JPS5940338B2 publication Critical patent/JPS5940338B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 本発明はディジタル信号受信処理装置に係り、そのディ
ジタル信号受信処理装置においてデータに巡回符号検定
ビットを付加しデータ伝送を行なう場合、巡回符号を検
定しデータの誤りの有無を検出する巡回符号検定回路自
身の故障を早期に発見しうる、高信頼度のディジタル信
号受信処理装置を提供することを目的とする。
第1図は従来のディジタル信号受信処理装置の一例を示
し、同図において1は送信されてくるディジタル信号、
2は受信回路、3は信号路、4は信号路3を流れる第2
図のような信号例よりデータワードのみを抽出し、信号
路5を介して巡回符号検定回路6に入力するための信号
弁別制御回路である。
ここで、信号列よりデータワードのみを抽出して巡回符
号検定回路6に入力している理由としては一般にフレー
ム同期ワードは巡回符号検定に対して正常であるとの保
証がされておらず、巡回符号検定回路6に入力し得ない
ためである。巡回符号検定回路6はデータワード中の巡
回符号検定ビットを検定し、受信データ誤りの有無を検
出するもので、その結果は検定結果信号Tによりバッフ
ァ回路8を経由して9のデータ処理回路に供給され処理
される。ここで、受信ディジタル信号1としては各種考
えられるが、一例として土げれば前述のように第2図と
なる。
第2図aはフレーム構成を示したもので、1フレームは
フレーム同期ワードF(!11、n個のデータワードD
1〜DNからなる。フレーム同期ワードFはデータワー
ドに対していかなるデータモードに対してもユニーク性
が確保されている。第2図をはデータワードの構成で、
mビットのデータとそのデータに対するnビットの巡回
符号(CRC)検定ビットが付加されている。次に第2
図のような信号列のディジタル信号を第1図回路で処理
する場合の動作について説明する。
受信回路2に第2図のような信号列のディジタル信号1
が供給されると、受信回路2で同期ワードを識別し、同
期を確立し、直列一並列変換(以下S−P変換という)
し、信号路3に出力する。このS−P変換は入力信号が
ビット直列、ワード直列の場合であつて、ビット直列、
ワード並列の場合は不要である。受信回路2からの出力
信号は信号路3を介してバッファ回路8に受け渡される
が、同時に信号弁別制御回路4は信号路3の信号列より
データワードのみを抽出し、巡回符号検定回路6に入力
する。巡回符号検定回路6により受信データの誤り検出
を行ない、検定結果信号Tをバッファ回路8に送出する
。バッファ回路8において、巡回符号検定回路6より供
給される検定結果信号Tによりデータ誤りがあれば、デ
ータにデータ誤りフラグを付加し、データ処理回路9に
伝送する。このような第1図の従来方式における問題点
としては、巡回符号検定回路6の機能が喪失していた場
合、例えば巡回符号検定回路6が故障していた時など、
データに対し誤り検出がなされず、誤りデータを正常と
して見逃す点である。
この対策としては巡回符号検定回路6を別の点検信号に
てチエツクする方法もあるが、回路が複雑となり得策で
ない。公知の通り、巡回符号検定方式はサイクリツク符
号方式とも呼ばれており、送信側と受信側で同一の生成
多項式を約束しておき、まず送信側では生成多項式によ
りデータを割り算し、その余りをチエツクビツト(巡回
符号検定ビツト)とし、データに付加し送信する。
受信側ではそのデータ+巡回符号検定ビツトを生成多項
式により割り算し、割り切れれば正常であると判定する
方式である。一方、フレーム同期ワードは送信側と受信
側の同期を確立するためのもので、両者で約束された固
定パターンである。従つてフレーム同期ワードを巡回符
号検定回路により前記生成多項式で割り算しても割り切
れないのが一般的で、また割り切れないようにフレーム
同期ワードのパターンを定めることが可能である。本発
明はこの点に着目し、フレーム同期ワードを用いて巡回
符号検定回路をチエツクし、前記問題点を解決しようと
するもので以下実施例を用いて説明する。
第3図は本発明によるデイジタル信号受信処理装置の一
実施例を示し、第1図との相異点は信号弁別制御回路4
を除去し、信号路3に流れる信号を全て直接巡回符号検
定回路6に入力して、これによりデータワードの誤りを
検出する他に、フレーム同期ワードも検定して巡回符号
検定回路自身の検定機能もチエツクするように構成した
ことにある。
第3図において第1図と同じものあるいは同じ機能を有
するものには同符号を用いている。第3図において受信
回路2に入力されるデイジタル信号1の例としては前述
した第2図の信号列とし、この場合、前提条件として、
フレーム同期ワードのビツト数はデータワードビツト数
と同一またはN倍とし、データワードのビツト数は全ワ
ード同一とする。
またフレーム同期信号のパターンは巡回符号検定は成立
せず、その1/Nに分割した場合も成立しないように設
定されているものとする。次に第3図の動作について説
明すると、上記第2図のような信号列のデイジタル信号
が受信回路2に供給されると、第1図と同様に受信回路
2で同期ワードを識別し、同期を確立し、S−P変換し
信号路3に出力する。
受信回路2の出力信号は信号路3を介してバツフア回路
8に受け渡されるが、それと同時に巡回符号検定回路6
にも入力される。巡回符号検定回路6により従来受信デ
ータの誤り検出が行なわれ、検定結果信号7がバツフア
回路8に供給され、バツフア回路8において、データ誤
りがあれば、検定結果信号7によりデータにデータ誤り
フラグを付加し、データ処理回路9に伝送する。ところ
が本発明では、巡回符号検定回路6に受信回路2の出力
信号が全て入力されることになるので、巡回符号検定回
路6の機能は第1図と同一であるが、上記受信データの
誤り検出の他に、フレーム同期ワードも検定されること
になる。フレーム同期パターンには巡回符号検定ビツト
が付加されておらず、また巡回符号検定が成立しないよ
うに設定されているので、フレーム同期ワードに対する
検定結果は全て異常となる。第4図はその場合の一例で
ある。即ち第4図のようにフレーム同期ワードの検定時
に必ず検定結果フラグ゛1゛が立つことになる。従つて
フレーム同期ワードに対してフラグが立つのが正常であ
り、データワードについてはフラグが立たないのが正常
となる。本発明ではバツフア回路8において、受信回路
2からの処理信号(たとえば第4図a)に巡回符号検定
回路6からの検定結果信号による判定結果フラグ(たと
えば第4図b)を付加し、データ処理装置9に伝送し、
データ処理装置9において判定結果フラグを認識すれば
、巡回符号検定回路6の機能も確認し得る。すなわち、
データ処理装置9においては、ワードアドレス又はワー
ド番号により信号列のデータ内容を確認しており、デー
タワードとフレーム周期ワードの識別は可能である。
したがつて、データ処理装置9においてはデータワード
と周期ワードの判別のもとにフレーム同期ワードに検定
結果フラグ゛1゛が付加されている場合は正常で、゛O
”の場合は異常と判断することは可能である。またデー
タワードについての検定結果フラグはその逆となる。フ
レーム同期ワードにデータ誤りがあり、それによりフレ
ーム同期ワードの巡回符号検定結果が゛O゛(異常)と
なる場合も考えられるが、受信回路2は前述のように同
期ワードを識別している。
したがつて同期ワードに誤りがあつた場合、同期識別が
不能になるので[同期不良(同期ワード不良)」のフラ
グをデータ処理装置9へ送出する。それ故、データ処理
装置9においては、「同期不良フラグ」と同期ワードに
付加された検定結果フラグの組み合せにより、巡回符号
検出回路6の機能の判定が可能である。したがつて、本
発明はフレーム同期信号を使用し、1フレーム毎に巡回
符号検定回路6をチエツクすることになる。このように
すると、別な点検信号を故意に印加することなく、常時
流れているフレーム同期信号を利用し、フレーム毎に巡
回符号検定回路6を点検することができ、高信頼度のデ
イジタル信号受信処理装置を構成できる。
上述した本発明によれば、信号弁別制御回路を付加せず
、流れてきたデイジタル信号を全て巡回符号検定回路で
検定する簡単な回路構成により、受信データの誤り(デ
ータワードの符号誤り)を検出する他に、巡回符号検定
回路自身の機能も確認でき、高信頼度のデイジタル信号
受信処理装置を提供できる。
【図面の簡単な説明】
第1図は従来のデイジタル信号受信処理装置の一例を示
すプロツク図、第2図A,bはデイジタル信号のフオー
マツト例を示す図、第3図は本発明によるデイジタル信
号受信処理装置の一実施例を示すプロツク図、第4図A
,bは本発明の説明図であつて、図中1は受信デイジタ
ル信号、2は受信回路、3は信号路、6は巡回符号検定
回路、7は検定結果信号、8はバツフア回路、9はデー
タ処理回路を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 フレーム同期ワード、巡回符号検定ビットを付加し
    たデータワードより構成されるディジタル信号を受信処
    理する装置において、データワードの符号誤りを検出す
    る巡回符号検定回路に前記ディジタル信号を入力してフ
    レーム同期ワードも検定し、巡回符号検定回路自身の検
    定機能もチェックするように構成したことを特徴とする
    ディジタル信号受信処理装置。
JP15531878A 1978-12-14 1978-12-14 デイジタル信号受信処理装置 Expired JPS5940338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15531878A JPS5940338B2 (ja) 1978-12-14 1978-12-14 デイジタル信号受信処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15531878A JPS5940338B2 (ja) 1978-12-14 1978-12-14 デイジタル信号受信処理装置

Publications (2)

Publication Number Publication Date
JPS5580944A JPS5580944A (en) 1980-06-18
JPS5940338B2 true JPS5940338B2 (ja) 1984-09-29

Family

ID=15603257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15531878A Expired JPS5940338B2 (ja) 1978-12-14 1978-12-14 デイジタル信号受信処理装置

Country Status (1)

Country Link
JP (1) JPS5940338B2 (ja)

Also Published As

Publication number Publication date
JPS5580944A (en) 1980-06-18

Similar Documents

Publication Publication Date Title
US5727018A (en) Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver
US5570357A (en) Testing the characteristics of an ATM connection between two points of an ATM network using ATM test cells
JPS5940338B2 (ja) デイジタル信号受信処理装置
US7720138B2 (en) Communication system
JPS5820051A (ja) 論理レベル判定回路
JPS63274248A (ja) 伝送エラ−検出部の診断方法
JPS63108828A (ja) デイジタル回線の監視方法
JP3117515B2 (ja) 回線テスト方法
JPH0635733A (ja) スタック検出方式
JP2922418B2 (ja) 系統安定化用信号伝送方法
JP2555582B2 (ja) Cmi符号誤り検出回路
JP3549702B2 (ja) バス制御回路及びその試験方法
JP2573560B2 (ja) フレ−ム同期方式
JPH06284121A (ja) 同期ワード検出方式
JP2693330B2 (ja) 電力系統保護システム
JP2591455B2 (ja) 通信装置
JPH04267631A (ja) パリティビット付加方式
KR19990061550A (ko) 데이터 통신의 케이블 상태 검사장치
JPH0637738A (ja) データ伝送誤り制御方式
JPH08317016A (ja) 通信異常の試験方法
JPH01162032A (ja) 擬似誤り発生装置
JPH11266282A (ja) 相補信号反転接続補正回路
JP2003134090A (ja) 情報送信装置、情報受信装置及び情報通信システム
JPH0226152A (ja) 誤り検出回路の故障検定方法
JPH03110627A (ja) データ照合回路