JPS59501523A - Cmos構造の形成方法 - Google Patents

Cmos構造の形成方法

Info

Publication number
JPS59501523A
JPS59501523A JP58502922A JP50292283A JPS59501523A JP S59501523 A JPS59501523 A JP S59501523A JP 58502922 A JP58502922 A JP 58502922A JP 50292283 A JP50292283 A JP 50292283A JP S59501523 A JPS59501523 A JP S59501523A
Authority
JP
Japan
Prior art keywords
type
layer
mask
contact
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58502922A
Other languages
English (en)
Inventor
エルズワ−ス・ダニエル・ロイド
Original Assignee
エヌ・シ−・ア−ル・コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ・シ−・ア−ル・コ−ポレ−シヨン filed Critical エヌ・シ−・ア−ル・コ−ポレ−シヨン
Publication of JPS59501523A publication Critical patent/JPS59501523A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698Local interconnections

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 CMOS構造の形成方法 技術分野 この発明は半導体基板に相補形nチャンネル及びpチャンネル功縁ケ゛−ト装置 を有する集積回路構造を形成する種類の方法に関する。その構造はシリコン・ケ ゛〜ト技術を利用した0MO8構造の形である。
この発明は、0MO8構造に対する電気コンタクトの形成に特定の応用を有する 。
背景技術 この種の方法は発行された国際特許出願第wo 82101380号に知ること ができる。その既知の方法においては、相補形電界効果トランノスタの形成は基 板上に厚い酸化物層を設け、そこを通してソース/ドレイン領域にコンタクト穴 を開口し、その領域に金属コンタクトを設ける各工程によって行われる。
CMOS構造のようなMO8FET集積回路のコンタクト形成における地形的材 料的特性はその製造工程における操作を非常にきわどいものにしている。2つの 導電材料、例えば、金属とその下の拡散又は多結晶シリコン層(又は°゛ポリ″ は″ポリソリコン″′とも呼ぶ)との間のコンタクトは該2つの導電層を分離す る層間誘電体に深い急勾配の壁を持つ開口を形成する必要がある。その拡散層に 対するアルミニウム金属コンタクトは拡散領域を通して金属を突き通し、ンヨー トさせるという問題を受ける傾向がある。
すべてのコンタクトについて共通に考えなければならないことはコノタクトを受 けるものについての寸法と場所とを制御する必要があるということである。整合 失敗や過大寸法は隣り合う装置との間で短絡回路をおこすおそれがある。その可 能性を避けるために、設計規準を拡張させて近隣装置を離すようにしている。
その結果、全体的に回路設計規準を収縮させ、コンタクトの最小幾何学的図形及 び間隔が他の因子を左右して装置又はセルの寸法の叢低限界を決定してしまうこ とになる。
更に、3ミクロン又はそれ以下の長さのチャンネルを持ち、そのノース及びドレ イン・ジャンク/コンの深さが寸法的に非常に薄く(たぶん03ミクロン程度) 、砒素、燐又はボロンのようなドー・ぐンN1度が低い(約1 x 10 /c m又はそれ以下)ような装置を供給しようとする場合に、更に追加の問題が発生 する。それにもかかわらず、このような短チヤンネル装置の濃度は・ぐンチ・ス ルー(punch−through)現象及び熱い電子注入などのような高い電 界効果を生じさせるかもしれない。そのような高い電界効果を下げ、又は少くす るために濃度を下げると、コンタクト抵抗を増加し、金属突通しの傾向を増加さ せることになるかもしれない。
発明の開示 この発明の目的は、簡単ではあるが、設計寸法を縮少したときでも信頼性のある コンタクトを提供することができ、相補形集積回路構造に対する電気コンタクト の形成に更用するに適した種類の製造方法を提供することである。
従って、この発明によると、それはn形基板コンタクト領域に接、触する第1の コンタクト領域とp形基板コンタクト領域に接触する第2のコンタクト領域とを 含む構造の上にシリコン層を形成して前記7937層の前記第1のコンタクト領 域を含む選ばれた領域にn形ドー・やントをドープし、その結果生じた構造を酸 化雰囲気中で加熱して前記7937層のドープされた選ばれた領域の上に酸化物 マスク層を形成し、前記酸化物マスク層をマスクとして利用してその構造体のマ スクされていない領域をp形ドー・ぐントでドープし、その結果生じた構造体を 加熱して前記n形基板コンタクト領域のn形ドー・ぐノド濃度及び前記p形基板 コンタクト領域のp形ドー・ぐノド濃度を増加する各工程を特徴とする種類の製 造方法を提供する。
この発明による製造方法は明らかに次に述べる利益を有する。すなわち、加熱工 程から生じたn形及びp形基板コンタクト領域両方のドー・ぐノド濃度を増加で き、基板コンタクト領域の上に設けられたシリコン層の利用とは高い電界効果を 下げるためにソース/ドレイン・ドーパントの比較的低い濃度を使用でき、絶縁 ケ゛−ト装置の浅いノヤンクンヨンを通す金属の突き通し事故を減少し、コンタ クト抵抗を下げることができる。n形基板コンタクト領域上の7937層の一部 の酸化物への変換はその基板領域上の残りのノリコン層部分のn形ドー・やスト 濃度の増加をもたらして、基板拡散工程中のn形基板コンタクト領域て対するn 形ドー・eストの拡散を加速させることができる。その上、これらの利点は、ノ リコン層で形成された酸化物マスク層の利用は追加のホトマスク工程を利用して 必要なマスクを提供する方法と比較して有利であるところかられかるように、ホ トマスク工程の形のような追加の複雑な処理工程なしに達成することができると いうことも利益ある点である。故に、夫々n形及びp形基板コンタクト領域のド ーパントa度を増加するために2つの別個なホトマスク動作を利用する方法と比 較して、この方法は大きな利点を有するであろう。その上、基板コンタクト領域 上に7937層を設けると、基板表面の形成工程においてアルミニウムのような 金属コンタクトに発生する傾向がある薄くなる( thinning )間層を 転減するという利点がある。
この発明の追加する特徴によると、前記シリコン層を形成する工程前に、pチャ ンネル形装置のだめに選ばれた領域を除き、n形ドー・ぐストをその構造体に選 択的に注入し、n形ドー・マントをドライブするために基板を加熱してnチャン ネル形装置のためのnドープド(ドープされた)領域を形成し及びn形ドー・に ストが主人された表面1(初期酸化物マスク層を形成し、マスクとして前記初期 酸化物マスク層を使用してpチヤンネル形装置のためのpドルシト領域を形成す るために前記基板をp形ドーパントでドープし、前記n形及びp形基板コンタク ト領域に対応する開口を持つ層間誘電体層を前記構造体上に形成する各工程が達 成される。
上記のような追加する特徴は、pチャンネル装置のだめのp形ドーゾド領域の形 成中マスクとして初期酸化物マスク層を利用することにより、この目的のため− に別のホトマスクを用意する必要がないという利点を有する仁とがわかる。
この発明の好ましい実施例を要約すると、まず、第1のポリシリコン・ゲート層 の形成には従来のプロセスが用いられる。そこで、p形活性領域のようなすべて のp影領域はn形ノース/ドレインのドープ工程中ホトレノストでマスクされる 。次に、アニール/ドライブ工程中、n影領域が優先的に酸化される。その結果 の酸化層はp+ソース及びドレイン領域の注入中n影領域上の注入マスクとして 使用される。
上記の″優先的酸化″とは、適切にドープされたノリコンが速い酸化速度(又は 率)を持つということを意味すると理解するべきである。故に、砒素が重くド− プされたノリコンはp形(ボロンがドープされた)シリコン又はドープさnない ノリコンよυ更て速い酸化速度で酸化されるであろう。例えば、砒素ドープド( doped ) (及び/又は燐ドープド)ノリコンの漫先的酸化速度は温度7 00〜8oo℃に2旨てドープされないノリコン又はボロン・ドープド・ノリコ ンよ95〜10倍速いであろう。この砒素ドープド・ノリコンの相当速い酸化速 度を利用して注入マスクとして作用する酸化物層の選択的形成を行うことができ る。
層間誘醒体を形成し、ドープド基板領域までコンタクト・ウィンドウを力、トし 、第2のポリシリコン層を形成した後、強化(enhanced )コンタクト 拡散(ECD )処理工程を実行するためて第2の漫先的酸化工程が行われる。
この第2の優先的酸fヒエfLn際、p影領域に対するコンタクト・ウィンドウ はホトレノストでマスクされ、n形コンタクトに対するすべてのコンタクト拡散 を含むウェハの部分は砒素又は憐のようなn形ドーパントが注入される。そのn 形波入面は優先的に酸化されて、そのm果生じた談化物層はp形基板領域へのコ ンタクト・ウィンドウ上のポリノリコンに対するp形ドー、Jストの注入中にマ スクとして使用される。その後、短いアニールが行われて、注入破損を取除き、 その下にあるp 及びn ソース/ドレイン・ノヤンク/ヨン深さに対する最小 限度の拡散により注入されたドー・0ントを活性化する。
憂先的酸化及び拡散コンタクトに対する強化金属(enhanced meta l−to−diffusion contact )技術の有益な相補的・夏用 に加えて、慶先的酸化物マスクはMロン注入中のホトレノストの夏用を除去する 。これは処理スループ、トと開襟注入電流を制限し且つレノストの剥離問題をお こすかもしれないようなボロン・イオン導入ポリマのクロス・リンキング(cr oss−1inking)の問題を除去するであろう。
図面の簡単な説明 次に、添付図面を参照してその列によりこの発明の一実施例を説明する。
第1図乃至第9図は、この発明の好ましい実施例の実行に使用される主な製造工 程を順次的に表わした相補形金属酸化物半導体(CMO8)ウェハの横断面図で ある。
発明を実施するだめの最良の形態 この実施例はポリ7リコン・ケ゛−ト、局部酸化絶縁酸化物及び大気圧酸化など を使用するp井戸CMOSプロセスに対して提供される。しかし、この発明は砒 素N領域を持つノリコン・ゲートCMO8構造を形成するだめのほかの処理方法 に対し、又はモリブデン、ポリ/リコ/−シリサイド合金等のような別の耐火性 ケ゛−ト材料の使用などに対する適用性についても限定を加えるものではない。
又、ここに説明する選択的砒素強化酸化は通常の熱活性化/アニール・サイクル の部分であるが、低温高圧酸化方式を使用して行うこともできる。その後者の方 式は大体、酸化物/7リコン界面における砒素濃度の強化を除き、砒素注入ドー ピングの側面を保存している。
次に、第1図乃至第9図の横断面図を参照してこの発明を詳細に考察する。これ ら寸法を無視した模式図はこの発明を使用したCMO8構造の形成に含まれてい る主な製造工程の頴序を例示したものである。特に、第1図はこのプロセスの適 用の開始点を表わす。例示の構造はCMO8回路を形成するだめの全体的プロセ スの中間に位置する。一部完成したCMO8装置は約1oΩ−儂の固有抵抗を有 する軽くドープされたn形シリコン層11を基礎としている。典型的に層11は 固有抵抗1〜20Ω−のを有する’ EPI ” (エピタキシャル)又は゛バ ルク”(bulk)材料のどちらでもよい。EPI層1層上1.01Ω−αのア ンチモニ・ドープド・シリコン又は砒素ドープド・シリコンのような重くドープ されたn形基板12の上に形成した。(図面を簡単にするために、第2図乃至第 9図には基板12は表わしていない。)エピタキシャル層はCMO3に加えられ たSCRラッチアップの保護を与えるが、このプロセスでは本質的なものではな い。
第1図の中間構造は表面に隣接するn井戸17とn井戸18とを持つ。実際には 、゛′n井戸”はここでは命名法を簡単にするために使用されるが、n井戸17 が形成されている領域のn形表面隣接領域か、又は別々にマスクされたnドープ ド領域のいずれでもよい。
n井戸17及びn井戸18の両方とも、そこに存在するエピタキシャル領域11 の中に形成される。厚いフィールド絶縁酸化物領域23.−23は夫々順次形成 されるPMO8及びNMO3相補形装置のだめの活性領域10P及び1ONを画 成する。
第1図の中間構造を製造するだめの各種方式は当業者にとっては容易に明らかな ものである。しかし、1つの方式を説明すると、EPI層1層上1表面隣接領域 (はn井戸18を最終的に形成するために燐注入が与えられる。酸化物層が付着 され、成長される。次に、ホトマスクを使用して酸化物を形成してp井戸領域の 輪郭を定めるマスクにし、ボロンが注入される(マスク1:表を見よ)。その後 、ウェハは熱ドライブが与えられて、深さ3〜6ミクロンのn井戸17及びn井 戸18が拡散される。酸化物マスク1を剥した後、典型的に酸化物層を成長し、 窒化物層を付着し、第2のホトマスクを使用してフィールド酸化マスク(マスク 2)に窒化物を形成することによって酸化物及び窒化物の二重層マスクを設ける 。マスク2は夫々PMO8及びNMO8活性領域10P及び1ONをカバーする 。
員 (ECD構造でない) (ECD構造)1 p井戸 1 p井戸 2 活性領域 2 活性領域 3 フィールド注入 3 フィールド注入4 ケ8− ト 4 ケゝ−ト 5 N−チャンネルS&D 5. 、N−チャンネルS&D6 P−チャンネル S&D 7 コンタクト・力、ト 6 コンタクト・力、ドア N コンタクト 8 金属 8 全翼 フィールド領域の酸化前に第3のホトマスクエ穆が使用されてp井戸のフィール ド領域22−22の輪郭を定め、次いでそれら領域にボロンが注入されて、フィ ールド反転しきい直を改良する。次に、酸化物−窒化物マスクの存在下でフィー ルド領域の絶縁兼化物23が成長される。その後、酸化物−窒化物マスク自体が 除去され、活性装置領域10P及びIONでケ゛−ト酸化物層24を650X厚 に成長する。そこで、ウェハはプランケア ト(blanket )注入が与え られて、希望する値の最終的nチャンネル及びpチャンネルしきい値電圧に調節 される。
第1図の構造を完成するだめに、ウニ・・の上に05ミクロン厚の多結晶シリコ ン層27が付着され、燐のようなn形ドー・ぐストを使用してドープされ、希望 する導電性が与えらnる。ホトレノスト(マスク4)によってケゝ−ト領域がマ スクされ、ポリシリコンがプラズマ又は湿式化学的工、チング剤によって工、チ ングされてPMO827P及びNMO827Nケ゛−トと相互接続27Cとが形 成される。マスク4が除却され、ケ゛−ト酸化物が約400X厚となるようにエ ッチされて後のイオン注入浸透を可能にする。
この発明の重大な工程は第2図から始まる図に例示される。図示のように、ホト マスクがPMO8装置領域(マスク5)をカバーするように供給されて後、ウェ ハに砒素が注入されて、NMO8装置1ONのケゝ−ト27Nと自己整合するソ ース29S及びドレイン29Dを形成する。マスク5を除去して後、第1の砒素 強化酸化物マスク3ONが形成されて、反応炉動作中に希望するノヤンクション の深さに砒素を拡散する。第3図、ておいて、04ミクロンのノヤンクンヨン深 さを達成し、特異な酸化物マスク3ONを形成するだめに、マスクされだ5 X  10 cIrL、 80 keVの砒素注入が使用され、比較的低い温度(例 えば、600℃)の反応炉にウェハを挿入して、注入アニールのだめに約750 ℃まで上昇し、750℃で120分スチームで慶先的酸化を行い、窒素中60分 間900℃で拡散し、希望するノヤンクションの深さまで砒素をドライブする各 工程から成る反応炉サイクルが用いられる。゛その結果生じた酸化物マスク3O Nは約1500〜2000X厚の砒素ソース/ドレイン領域29S。
29D及び砒素注入ケ”−ト27N(第3図)を持つ。
酸化及び酸化物成長の正確な時間は選ばれたドライブ温度及び砒素のドーズによ って異る。典型的な5×10CrIL ドーズ及び750℃の憂先的酸化温度に 対 、しては、1500〜2000X厚の酸化物を形成するために120分間1 浚化動作を受ける。ほかの場所、例えば、非注入領域の上に追加の酸化物層30 Pが約100〜200X厚に形成される。該注入領域は後でP+ノース及びドレ イン領域及び燐ドープド・ポリノリコン・ケ゛−ト27P上の約650X厚の酸 化物となるであろう。
酸化の後、ウェー・は短い浸浴エッチを受けて、酸化物30Pを約400X厚Ω 元の注入酸化物にエッチ・パックする。このエッチ後、酸(ヒ物マスク3ONは まだ1ONのようなN領域の上に約1300〜1700久厚が残されている。
次に、P+注入(ホロン又はBF2)が第3図に例示するように”ブランケット ” (blanket ) g1人として行われる。後に続く950℃、15分 間の酸素による反応炉拡散サイクルの後、5 X 10 3 、30keVのホ ロン注入が0.65ミクロンのノヤンクシー・ン深さのPMOSソース及びドレ イン3’lS、31Dを提°洪す−、IPMOSソース/ドレイン領域の形成に 加え、この/−’/ :’スはp井戸コンタクトのような池のP°拡散の同Pン 、・にも使用される。ここで酸化物マスク30を剥す必2がないことに注意しよ う。
以上説明したシーケンスは、ホロンからの注入”尾端″だけがマスク3ONをN 領域まで浸透するだろうからP+及びN ドーズ(dose )の比較的自由な 選択を可能にする。上記の単語″尾端” (tail )とは酸化物3ONを通 してさまざまに浸透する数ボロン原子から成る低いホロン・P−プ濃度の側面を 称するものと解するべきである。これらボロン原子は砒素の存在がホロンの拡散 係数を犬きく下げるだめ、砒素ドープド・ソース/ドレイン領域から拡散するこ とはない。その結果、ぎロンはいかなるNMO8装置の・母うメータにも影響を 与えない。
ボロン注入中、ウェハにホトレノスト・マスクがないことから更にもう1つの利 点が生ずる。すなわち、ホトレノスト・マスク(従来のプロセスのマスク6:表 を見よ)の省略はプロセスのスループ、トと同様に注入電流を限定し、レジスト の剥離問題を生じさせるかもしれないようなボロン・イオン導入ポリマのクロス ・リンキング(cross−1inking )の問題を除去するであろう。
上記で要約した15分間の酸素アニール・サイクルは、又ポリンリコン・ケ゛− ド上に酸化物層を形成する。
この酸化物1は層間誘電体33と共に、後で付着した金属トポリゾリコン・ダー トとの間のより良い誘電的完全性を提供する。
第4図に表わすように、層間誘電体33 (0,7ミクロン厚二酸化/リコン) がウェハの上に付着される。
それは大気圧又は低気圧における化学的蒸着法やプラズマ・エンハンスド・デポ ジションなどを含む各種方式を使用することができる。ホトマスク(マスク6; 図示していない)が付着又はデボノットされる票化物のコンタクト位置の輪郭を 定めることに使用され、プラズマ・エツチングによって、又はフッ化アンモニア 及びフ、化水素の暖、衝夜による湿式化学的エツチングによって行われるように 、コンタクト・カット又はウィンドウがエツチングされる。次に、ホトレノスト ・マスクが剥がされる。第4図は5個のコンタクト・カットを例示することに注 意するべきである。PMO8及びNMO8のソース及びドレインに対して2つの 各カット34N及び34. Pがあり、ポリノリコン27Cに対するコンタクト のためにカット34Cがある。実際の製造シーケンスにおいては、5個のコンタ クト・カットが同じ横断面に現れることはないかもしれない。それらは例示を容 易にするために、そのように表わしたものである。
次の製造シーケンス工程はECDコンタクトの注入である。第5図ておいて、ア ンド−ブドーポリシリコン層35がウェハ上に0.2〜05ミクロン厚に付着さ れる。ホトレノスト・マスク7がPMO8活性領域1oPとすべてのP゛拡散を カバーするように供給される。マスク7でカバーされないすべての領域は砒素を 使用しテ(5×1015乃至2×1o16CTL−2トゞ−ス、80keV)注 入さする。
第6図において、マスク7を剥がした後、酸化雰囲気にお:する熱サイクル(7 50℃、スチームで4時間)は砒素ドーゾドN+ポリンリコン領域の上に優先的 に成長した約0.4ミクロン厚の酸化物マスク37Nを形成し、アンド−ブト( ドープされない)領域に約800X厚の酸rヒ物37Pを形成する。この熱サイ クルは、砒素注入の酸化強化ドライブ(oxidation−enhanced drive−in )をも与えるであろう。
次に、第7図ておいて、″ブランケット″ホロン注入及びアニール/ドライブが 行われて、P+ノース及びドレイン領域31S、31Dに対して強化コンタクト を形成する高ドーゾド領域4. I S及び41Dを形成する。ボロンは酸化物 37Nによって有効にn形コンタクト領域からマスクされる。P+アニール/ド ライブは30分間、9oo℃において行われた。
このアニール/ドライブも又ポリ対n+コンタクトを強化する。すなわち、二酸 化7リコンの遅い砒素拡散と組合わされだ2す35に成長された酸化物からの高 度の砒素の隔離(dポリ対n コンタク)39S、39Dの上のり化物−,41 J界面における砒素1で増加し、下のN領域に対する砒素ドー・ぐストの拡散を 刀口速する。
これ(d高くドープされたN′領域39S、39Dを設定してn−チャンネル装 置1ONに対するECDソース及びドレイン・コンタクトを提供する。それは同 時に高くドープされたN゛領域44をも形成してポリンリコン27Cと後で付着 される金属被覆42との間の改良されたコンタクトを提供する。
第8図において、酸化物別、誰を行ってポIJ It層35から酸化物37を除 去して後、アルミニ6ムのような(又はアルミニウム合金)導線層42がウェハ の上に付着され、ホトマスク8の存在下でエツチングされて相互接続導線を規定 する。そこで、ウエノ・は約30秒ポリ/リコンのエッチング剤又はプラズマ・ エツチングによって浸浴(dip )エッチされ、アルミニウム相互接続線の下 を除き、すべてのポリノリコン35を除去し、その後マスク8を取り除く。
第9図において、ノやノ/ベーンヨン層43が付着又はデポジットされる。次に 、周知のように、最終・やッンベー/ヨン層の形成前に追加の層間誘電体層及び 追加の導線/金属相互接侵層を形成することが1〈普通のプロセスであろう。最 後て、マスク9を使用して(図示していない)、金属コンディノブ・・ぐラドの 上の・ゼッ/ベーノヨン層に開口を画成して後、マスクが取除′l!l11れ、 合金化熱α理が与えられる。
第9図て表わす最終的CMO3構造10は標準CMO8f−ロセス(/rc比較 した場合、追加のホトマスク工程を必要とせずに前述した利点を提供する。前述 の表を見ると、とのECD形成シーケンスによるこの発明のプロセスは9回のホ トリノグラフ・マスク形成工程を利用する。
従って、この発明によるプロセスは強化(エン・・ンスド)コンタクトを提供し ない典型的な従来のCMOSプロセスと同数のマスク工程を使用しながら強化コ ンタクトを提供することができる。Nコンタクト・マスク(この発明のプロセス のマスク7)は加えられるが、従来のpチャンネル・マスク(マスク6)は削除 される。もし、ECDコンタクトがこの発明によるプロセスで形成されなくてよ いなら、N+コンタクト・マスク7は不必要であろうから、この発明のプロセス (は従来のプロセスに比較して1工程のホトリノグラフ・マスク工程を省略しう る結果となる。もし、従来の強化コンタクト拡散が従来のプロセスに与えられる べきであったなら、その従来のプロセスはこの発明のプロセスに比較して更に2 回のホl−1)ノブラフ・−マスク工程の追加を必要としたであろう。それらは 剋とP+ECD注入工程を別個にマスクするためである。従って、この発明のプ ロセスは、ECD構造を製造する場合には、2回のホトリノグラフ・マスク工程 を有効に節約するととができる。
この発明の典型的なプロセス(d現在のCMOSプロセスの最高技術水準を代表 すると思われる9マスク・プロセスと比較してそれを改良したものであるが、そ の利点又は適用効果はそれに限定されるという意味で汀ない。もし、この発明が 異なるCMOSプロセス、例えば、多数のマスク工程を持つものに適用されたな ら、マスク工程の数で同じ相対的節約が行われるほか、その他の利益をも享受し うるであろう。これらの節約及び利益は優先的酸化と、重くドーグされた砒素領 域の遅らされたボロン拡散率との現象の利用の結果である。
0寸 LD <D 国際調査報告 特表昭59−501523 (8)

Claims (1)

    【特許請求の範囲】
  1. 1.a形基板コンタクト領域(39S、39D)にコンタクトする第1コンタク ト領域と、p形基板コンタクト領域(41S、41D)にコンタクトする第2コ ンタクト領域とを含む集積回路構造体の上に7937層(35)を形成し、前記 シリコン層(35)の選ばれた領域をn形ドー・ぞントでP−デし、前記選ばれ た領域は前記第1コンタクト領域を含み、生じた構造体を酸化雰囲気で加熱して 前記シリコン層(35)のドープされた選ばれた領域の上に酸化物マスク層(3 7N)を形成し、前記酸化物マスク層(37N)をマスクとして利用して前記構 造体のアンマスクド領域をp形ドー・ぐントでドープし、その結果生じた構造体 を加熱して前記n形基板コンタクト領域(39S、39D)のn形ドー・セント 濃度及び前記p形基板コンタクト領域(41S、41D)のp形ドー・ぐント濃 度を増加する各工程を含み、相補形nチャンネル及びpチャンネル絶縁ケ゛−ト 装置を持つ集積回路構造体を半導体基板に形成する方法。 2 前記シリコン層(35)上に形成された酸化物(37N、37P)を除去し 、生じた構造体に金属層(42)を供給し、前記金属層(42)の輪郭を定めて 前記シリコン層(35)の前記第1及び第2コンタクト領域にコンタクトする相 互接続導線を形成する各3 前記輪郭を定める工程の後、前記構造体上に・ぐッ シペーション層(43)を形成する工程を含む請求の範囲2項記載の方法。 4 前記シリコン層(35)を形成する工程前に、pチャンネル形装置のための 選ばれた領域を除く構造体にn形ドー・ぐントを選択的に注入し、基板を加熱し てn形ドー−・クントをドライブすることにより前記nチャンネル形装置のため のnトゝ−ブト領域(29S、29D)を形成し及びn形ドーパント注入面に初 期酸化物マスク層(3ON)を形成し、前記初期酸化物マスク層(3ON)をマ スクとして使用し前記基板にp形ドー・ぞントをドープしてpチャンネル形装置 のためのpドープド領域(31S、31D)を形成し、前記構造体に前記n形及 びp形基板コンタクト領域(39S。 39D、41S、41D)に対応する開口を持つ眉間誘電体層(33)を形成す る各工程の達成を含む請求の範囲1項記載の方法。 5 前記n形基板コンタクト領域(39S、39D)は前記nドープド領域(2 9S、29D)に含まれ、前記p形基板コンタクト領域(41S、41D)は前 記pドープド領域(31S、31D)K含まれる請求の範囲4項記載の方法。 6 前記構造体にn形ドー・ぐントを選択的に注入する工程の前に、nチャンネ ル形及びpチャンネル形装置のだめのポリソリコン・ケ゛−ト電極(27N、2 7P)を提供し、ポリシリコン相互接続(2’7C)を提供する各工程を達成し 、前記初期酸化物マスク層(3,ON。 3oc)は前記nチャンネル形ケゝ−ト電極(27N)と前記ポリシリコン相互 接続(27C)とを力・ぐ−することを特徴とする請求の範囲4項記載の方法。 7 前記7937層(35)は前記ポリシリコン相互接続(27C)の領域と接 触する第3コンタクト領域を含む請求の範囲6項記載の方法。 8 前記7937層(35)はアンド−ブト(ドープされない)多結晶シリコン の形でfポノットされる請求の範囲1項記載の方法。 9 前記n形ドー・ぐントは砒素であり、前記p形ド−パントはボロンである請 求の範囲1項、2項、3項、4項、5項、6項、7項又は8項記載の方法。
JP58502922A 1982-09-03 1983-08-30 Cmos構造の形成方法 Pending JPS59501523A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/414,737 US4470852A (en) 1982-09-03 1982-09-03 Method of making CMOS device and contacts therein by enhanced oxidation of selectively implanted regions
US414737FREGB 1982-09-03

Publications (1)

Publication Number Publication Date
JPS59501523A true JPS59501523A (ja) 1984-08-23

Family

ID=23642737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58502922A Pending JPS59501523A (ja) 1982-09-03 1983-08-30 Cmos構造の形成方法

Country Status (5)

Country Link
US (1) US4470852A (ja)
EP (1) EP0118513B1 (ja)
JP (1) JPS59501523A (ja)
DE (1) DE3367823D1 (ja)
WO (1) WO1984001052A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965481A (ja) * 1982-10-06 1984-04-13 Nec Corp 半導体装置
FR2561443B1 (fr) * 1984-03-19 1986-08-22 Commissariat Energie Atomique Procede pour interconnecter les zones actives et/ou les grilles d'un circuit integre cmos
US4535532A (en) * 1984-04-09 1985-08-20 At&T Bell Laboratories Integrated circuit contact technique
US4589928A (en) * 1984-08-21 1986-05-20 At&T Bell Laboratories Method of making semiconductor integrated circuits having backside gettered with phosphorus
US4621412A (en) * 1984-09-17 1986-11-11 Sony Corporation Manufacturing a complementary MOSFET
US4749662A (en) * 1984-12-14 1988-06-07 Rockwell International Corporation Diffused field CMOS-bulk process
US4662061A (en) * 1985-02-27 1987-05-05 Texas Instruments Incorporated Method for fabricating a CMOS well structure
FR2581248B1 (fr) * 1985-04-26 1987-05-29 Efcis Procede de fabrication de transistors a effet de champ et transistors bipolaires lateraux sur un meme substrat
US4685194A (en) * 1985-10-21 1987-08-11 The United States Of America As Represented By The Secretary Of The Air Force Direct moat self-aligned field oxide technique
DE69028159T2 (de) * 1989-06-27 1997-03-27 Nat Semiconductor Corp Silicid-Übereinstimmendes CMOS-Verfahren mit einer differenzierten Oxid-Implantierungsmaske
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
KR940005802B1 (ko) * 1991-07-09 1994-06-23 삼성전자 주식회사 Cmos 반도체장치 및 그 제조방법
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP2781706B2 (ja) * 1991-09-25 1998-07-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5589415A (en) * 1995-06-07 1996-12-31 Sgs-Thomson Microelectronics, Inc. Method for forming a semiconductor structure with self-aligned contacts
US5770504A (en) * 1997-03-17 1998-06-23 International Business Machines Corporation Method for increasing latch-up immunity in CMOS devices
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6815303B2 (en) 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6693335B2 (en) 1998-09-01 2004-02-17 Micron Technology, Inc. Semiconductor raised source-drain structure
US6348382B1 (en) * 1999-09-09 2002-02-19 Taiwan Semiconductor Manufacturing Company Integration process to increase high voltage breakdown performance
US6368986B1 (en) * 2000-08-31 2002-04-09 Micron Technology, Inc. Use of selective ozone TEOS oxide to create variable thickness layers and spacers
US6503851B2 (en) * 2000-08-31 2003-01-07 Micron Technology, Inc. Use of linear injectors to deposit uniform selective ozone TEOS oxide film by pulsing reactants on and off
US20020086499A1 (en) * 2000-12-31 2002-07-04 Seetharaman Sridhar Process to improve Nwell-Nwell isolation with a blanket low dose high energy implant
DE102008062693B4 (de) * 2008-12-17 2017-02-09 Texas Instruments Deutschland Gmbh Halbleiterbauelement und Verfahren zu dessen Herstellung
US8513084B2 (en) 2010-06-17 2013-08-20 International Business Machines Corporation Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the transistor
US8405186B2 (en) 2010-06-17 2013-03-26 International Business Machines Corporation Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the structure
US8716096B2 (en) 2011-12-13 2014-05-06 International Business Machines Corporation Self-aligned emitter-base in advanced BiCMOS technology
US9722057B2 (en) 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US4170492A (en) * 1978-04-18 1979-10-09 Texas Instruments Incorporated Method of selective oxidation in manufacture of semiconductor devices
JPS5599722A (en) * 1979-01-26 1980-07-30 Hitachi Ltd Preparation of semiconductor device
CA1142261A (en) * 1979-06-29 1983-03-01 Siegfried K. Wiedmann Interconnection of opposite conductivity type semiconductor regions
US4295897B1 (en) * 1979-10-03 1997-09-09 Texas Instruments Inc Method of making cmos integrated circuit device
US4329773A (en) * 1980-12-10 1982-05-18 International Business Machines Corp. Method of making low leakage shallow junction IGFET devices
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation

Also Published As

Publication number Publication date
DE3367823D1 (en) 1987-01-08
US4470852A (en) 1984-09-11
EP0118513B1 (en) 1986-11-20
WO1984001052A1 (en) 1984-03-15
EP0118513A1 (en) 1984-09-19

Similar Documents

Publication Publication Date Title
JPS59501523A (ja) Cmos構造の形成方法
US4273805A (en) Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer
KR940008728B1 (ko) 반도체 장치 및 그 제조방법
US4391650A (en) Method for fabricating improved complementary metal oxide semiconductor devices
US4319395A (en) Method of making self-aligned device
KR900008207B1 (ko) 반도체기억장치
US4170492A (en) Method of selective oxidation in manufacture of semiconductor devices
EP0038133A1 (en) Method of manufacturing semiconductor devices with submicron lines
US4045250A (en) Method of making a semiconductor device
US4135955A (en) Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
JPH05347383A (ja) 集積回路の製法
WO1984004204A1 (en) Method of manufacturing a semiconductor device having small dimensions
US4235011A (en) Semiconductor apparatus
JPH04359566A (ja) ショットキーバリアダイオード及びショットキーバリアダイオードクランプ型トランジスタ
US4221044A (en) Self-alignment of gate contacts at local or remote sites
JPH0715974B2 (ja) 半導体装置の製造方法
JPH0361337B2 (ja)
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
EP0121351B1 (en) Method of manufacturing mos type semiconductor devices
JPH0361338B2 (ja)
WO1984000850A1 (en) Integrated circuit contact fabrication process
JPS59204232A (ja) 相補形mos構造体の形成方法
US4247343A (en) Method of making semiconductor integrated circuits
US4553315A (en) N Contact compensation technique
US4445270A (en) Low resistance contact for high density integrated circuit