JPS5957361A - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPS5957361A
JPS5957361A JP14691782A JP14691782A JPS5957361A JP S5957361 A JPS5957361 A JP S5957361A JP 14691782 A JP14691782 A JP 14691782A JP 14691782 A JP14691782 A JP 14691782A JP S5957361 A JPS5957361 A JP S5957361A
Authority
JP
Japan
Prior art keywords
command
pointer
data transfer
enq
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14691782A
Other languages
English (en)
Other versions
JPS638506B2 (ja
Inventor
Hideo Suzuki
英男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14691782A priority Critical patent/JPS5957361A/ja
Publication of JPS5957361A publication Critical patent/JPS5957361A/ja
Publication of JPS638506B2 publication Critical patent/JPS638506B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、中央処理装置(CP、U)と主記憶装置上 
M E M ) 、多重ブロック・チャネル(B〜IC
)、通信アダプタ(ADP)から成る計誹機システム間
のデータ転送方式に係り、多重ブロック・チャネルの1
つのサブ・チャネルと通信アダプタ内の送信デバイス、
受信デバイスは、中央処理装置1Jの起動命令(SIO
)により、他のil葺4fiシステムとのデータ転送の
ためのチャネル・コマンド・ワード(CCW)が実行を
指示されると、以後起動命令を使用しないで繰返しデー
タ転送名:実行12続けるようになったデータ転送方式
に関する。
〔従来技術と問題点〕
第1図はシステム構成の従来例を示す図である。
第1図において、IAとIBはCPU、2Aと2BはM
EM、3Aと3BはBMC,41すCT C(チャネル
間アダプタ、’Channel  to Channe
lAdapter)、AとBは創算機システムを示す。
第1図に示すように、CPUIA、MEM2A、及びH
M C3Aから成る11算機システムAと、CP UI
B%M E M 2 B、及びBMC3Bから成る計算
機システムBとの間のデータ転送は、従来、CrC4を
介して行われている。引算機システムAと相手側の計算
機システムBとの間でデータの送信、又は受信を実行し
ようとするときには、送信側のCP UからS I O
(起動命令)がCTC4に発行される。これによってC
T C4からは、受信側のCl) Uに対l、て割込が
光行される。′この割込ヲウけて受信側のCl’ Uか
らリード・コマンドがかけられる。送信側のCI) U
からはSIOに続いてライト・コマンドがかけられる。
CTC4の両側では、送信側からライト・コマンドが、
受信側からリード・コマンドがベアでかけられないとデ
ータ転送が行えず、CTC4で双方のコマンドのマツチ
ングがとれるとデータ転送が開始される。従来のデータ
転送方式では、1つのデータ転送を行う毎に必らずSI
Oと相手側に対−J−る割込をかけlLければならず、
さらにデータ転送力l冬了した時にも終了割込がかけら
れる。したがって、データ転送時には、SIOと割込が
頻繁にか&)−られる。
〔発明の目的〕
本発明は、上記の問題を解決−「ろものであって、1つ
のデータ転送毎に5rotかけlr<てもよく、SIO
と割込の頻度を少な(してデータ転送を行うことのでき
るデータ転送方式を提供−[ることを目的とするもので
ある。
〔発明の効果〕
そのために本銘明のデータ転送方式を41、中央処理装
置1ffi 、主記憶装置、ブロック多重チャネル、及
び通信アダプタを備えた計)7機システムにより曲の計
算機システムとの間でデータの転送を行うデータ転送方
式であって、上記上記1、ハ装置上に、コマンドの組が
複数組順次チェインされ、1つ最後のコマンドに先頭の
コマンドがチェインされたチャネル・コマンド・ワード
、上記コマンドの組の1つをポイント−「るENQポイ
ンタ、及び上記コマンドの組の1つをポイントする1)
 E Qポインタを設けると共に、上記コマンドの組に
は、上記ENQポインタの内容と上記DEQポインタの
内容が一致しているか否かを調べ一致していないとき第
2のコマンド全スキップ−「るように指示する第1のコ
マンド、該第1のコマンドの実行を指定″「る第2のコ
マンド、主H己憶装j# lのデータを他システムに送
信−「ることを指示する第3のコマンド、及び上記1)
 E Qポインタの内容を更新することを指示する第4
のコマンドを設け、上記中央処理装置は、データ転送の
起動命令を発行する処理及び上記ENQポインタにより
ポイントされている上記コマンドの組の第3のコマンド
に送信データのアドレスやカウント値などの送信情報全
設定しその後上i己ENQポインタを更新する処理を行
うように構成され、上記ブロック多重チャネルと上記通
信アダプタは、上記中央処理装置より起動命令が発行さ
れたことを条件に上記1) E Qポインタによりポイ
ントされているコマンドの組を実行するように構成され
たことを特徴とするものである。また、本発明のデータ
転送方式を、↓中央処理装置、主記憶!+1、ブロック
多l【チャネル、及び通信アダプタを備えた計算機シス
テムにより他の旧初°機システムとの間でデータの転i
M k行うデータ転送方式であって、上記主す己憶装置
C′を上に、コマンドの絹が複砂組順次チェインされ、
目つ最後のコマンドに先頭のコマンドがチェインされた
チャネル・コマンド・ワード、l記コマンドの組の1つ
をポイントするENQポインタ、及び土l己コマンドの
組の1つ紮ポイントするI) E Qポインタを・設け
ると共に、上記コマンドの組には、上記ENQポインタ
の内容と上り己DEQポインタの内容が一致しているか
否かを調べ一致していないとき第2のコマンド全スキッ
プ−「るように指示する第1のコマンド、該第1のコマ
ンドの夷行會指定−[る第2のコマンド、他システムか
ら受4.1t〜だデータを主記憶装置り上に書込むこと
を指示する第3のコマンド、及び上記]DEQポインタ
の内容を更新することを指示する第4のコマンドを設け
、上記中央処理装置vtは、データ転送の起動命令を発
行する処理及び上記ENQポインタによりポイントされ
ている上記コマンドの組の第3のコマンドに受信バッフ
ァのアドレスやカウント値などの受信情報を設定しその
後土H己ENQポインタを更新−「る処理を行うように
構成され、上記ブロック多重チャネルと上記通もアダプ
タは、上記中央処理装置より起動命令が発行されたこと
を条件に上記DEQポインタによりボ・fントされてい
るコマンドの組を実行するように41&成されたことを
特徴とするものであり、さらに、本発明のデータ転送方
式は、上記コマンドの組に第5のコマンドとしてPCI
割込フラグをオンにしたノーオペレージ菖ン・コマンド
を付加したことを特徴とするものである。
〔発明の実施例〕
以下、本糊明の実施例を図面を参照しつつ説明する。
第2図は本発明のデータ転送方式が適用されろシステム
構成を示す図、第3図り」本発明のデーノ(転送方式−
が適用されるデータ転送路を示¥図、第4図は送信用コ
マンド・プ「1グラムの’tRh!!、例*: 71<
す図、鍬5図はポインタの構成例治r示′1″図、第6
図は受信用コマンド・プログラムの構成例を・示−4−
図、第7凶tj受信用コマンド・プログラムの曲の構成
例を示す図、第8図ヲ:[システム間で授受さJ(る■
■DT、C手順のフレームの構成を示−f ill、第
9図はPC,I割込時の受信側のCP Uにおける処理
の流れを示すフロー・チャー1・である。
図において、5Aと5 BH:A I)1)、 6fl
送1d用コマンド・プログラム、7はポインタ、8はE
NQポインタ、9はT′)EQポインタ、1oは受1J
用コマンド・プログラム、11はフレーム、12と17
はフラグ・シーケンス、13ttアドレス部、14はコ
マンド/レスポンス部、15はインフォメーション部、
16けフレーム検査シーケンスを示−10本発明け、第
2図及び第3図に示すように、剖算機システムAにデー
タ転送のために専用の送信デバイスと受信デバイスとを
有するADP5Aが殴り”もれ、nly機システムBに
も同様にデータ転送のために専用の送信デバイスと受信
デバイスとを有するAI)P 5 Bが設けられる。又
、MEM 2人には、A I)P 5 Aの送信デバイ
スと受信デバイスに夫々対応してコマンド・プログラム
及びポインタが用意され、同様にM E M 2 Bに
も、ATOP513の送信デバイスと受信デバイスに夫
々対応してコマンド・プログラム及びポインタが同意さ
れる。
送信用コごンド・プログラムの構成例を示したのが第4
図であり、受信用コマンド・プログラムの構成例を示し
たのが第6図である。コマンド・プログラムは、送(H
用も受信用も第4図及び第6図に示すように4個のコマ
ンドを1組とし、2rL組のコマンドが順次チェインし
て配置され、さらにTiCコマンドで最終コマンドが先
頭コマンドにチェインされるように構成される。ポイン
タtま、第5図に示すようにルビットからなるENQポ
インタ8とルビットから成るDEQポインタ9 fI:
有し、ENQポインタ8がCP Uによって歩進(更新
)され、DEQポインタ9が送信デバ・fス又は受信デ
バイスによって歩進(更新)される。送信用コマンド・
プログラムにおける壱ゎ104個のコマンドのうち、第
1のコマンド(Cbeckコマンド)&[、E N Q
 ポインタ8の内容と1’) EQポインタ9の内容と
を送信デバイスに与え、両者が不一致であれば第2のコ
マンドをスキップ1−ろこと全指示し、第2のコマンド
(’ll’icコマンド) &;t、第1のコマンドの
実行を指定し、第3のコマンド(i’r ao sm 
i tコマンド)it1MEM上のデータを曲システム
に送信することを指示し、#il¥4のコマンド([J
l)(1a t eコマンド)は、DEQポインタを更
新することを指示−「るようにしたコマンドで構成され
る。又、受信用コマンド・プログラムにおける名組の4
飼のコマンドの5ち、Mtのコマンド(cIIeckコ
マンド)は、ENQポインタ8の内容とDEQポインタ
9の内容とを受信デバイスに与え、両者が不一致であれ
ば第2のコマンド全スキップ−づ−ることを指示し、第
3のコマンド(1leceiveコマンド)は、11h
システムから受信したデータk M E M上にi)込
むことを指示′rろようにしたコマンドで構成され、第
2のコマンド(TiCコマンド)と嬉4のコマンド([
Jpdateコマンド)は先に述べた送信用コマンド・
プログラムにおけるそれらのコマンドと同様に構成され
る。
以上のように構成されたシステムにおいて、データ転送
を行う際にを1、送信B111のCl) UからSIO
命令によりMEM土のデータを他システムに送信するた
めのコマンド・プログラム(送イd用)の実行が指示さ
れろ。これにより、まず送4jt側からコネクト・コマ
ンドが受イm側に送られる。受(M側のADPでは、コ
ネクト・コマンドが送られてきたことによって受信側C
P Uに割込がかけられる。
受信側のC)) Uは、割込金かけられたことにより送
信側からのコネク]・要求を認識すると、SIO命令を
かレノ−、コネクト・コマンド’kADPに送る。
ADPの両側でコネクトがu fifJeされた時点で
コネクトの起!+1わが完了し、コマンド・プログラム
の第1のコマンドと第2のコマンドがまわり始める。
一方送信側では、SIO命令完了後、データ送信賛求時
、CP UがENQポインタで指示さfll、Zコマン
ドの組のうち、第3のコマンドのアドレス・フィールド
、カウント・フィールドを゛設定し、ENQポインタを
更υ「する。アドレス・フィールドには、送信データの
先頭アドレスが設定され、カウント・フィールドには、
送信データのカウント値が設定される。送信テバ・rス
は、第1のコマンドの実行時、ENQポインタの内容と
DEQポインタの内容をみて送信データがあるか否かを
チェックし、送信データがなく両者が一致1.ていると
きには、S M (5tatus Modifier 
)ビy トk ti+ui理「0」にしてスティタス情
報をB M Cに送り、送信データがあり両者が一致し
ていないときには、S Mビットを論理「1」にしてス
ティタス情報をB M Cに送る。S Mビットが1埋
「0」の場合には、通常のシーク°ンスに従って一定時
間後に第2のコマンドが実行され、8Mビットが論理「
1」の場合には、第2のコマンドをスキップし、第3の
コマンド−が実行される。
他方受信側では、SIO命令完了後、データ受信準備時
、Cl) UがENQポインタで指示されたコマンドの
組のうち第3のコマンドのアドレス・フィールド、カラ
ンi・・フィールドにバッファのアドレス、バッファの
Mk 設定し、ENQポインタを更新する。受信デバイ
スは、第1のコマンドの実行時、ENQポインタの内容
とDEQポインタの内容をみ−〔両者が一致していると
きには8Mビットを論理「0」にしてスティタス情@全
B M Cに送る。この場合には一定時間後に第2のコ
マンドが実行される。しかし、両者が一致していないと
きには、相手111jから第3のコマンド(’pran
smi tコマンド)によっ−Cデータが受信されると
S Mビットを論理「1」にしてスティタス情報がBM
Cに送られ、8+¥3のコマンド()leceiveコ
マンド)の起動がかけられる。ここで送信側のi” r
 a n sm日コマンドと受信側の1leceive
コマンドとのマツチングがとれてデータ転送が開始され
る。その後受信側で第4のコマンドが実行されるとDE
Qポインタが更新され、その旨が送信側に報告される。
送信側で第3のコマンドが実行された後第4のコマンド
が実行されるとDEQポインタが更新され、データ転送
が終了する。そして次のコマンドの組を実行する。
以−Eのように、送信側も受信側も、]) E Qポイ
ンタはENQポインタを追いかけるがたちで更新される
。送信側では次のコマンドをチェックしているポイント
、即ちENQポインタの内容がわがっているので、次に
データ転送を行うときに11、SIO命令をかけること
なくENQポインタで指定されたコマンドにデータを乗
せれはよい。送信側のCPUは、先に述べたようにEN
Qボ・rンメで指定されたコマンドの組のうち、第3の
コマンドのアドレス・フィールドとカランi・・フィー
ルドを設定し、ENQポインタを更新することにj゛っ
てデータ送信の依頼が完了−4−る。受信側においては
、ENQポインタで指定されたコマンドの絹のうち、第
3のコマンドのアドレス・フィールドとカウント・フィ
ールドを設定しバッファの川音ができた時点でENQポ
インタを更新する。ENQポインタの内容とDEQポイ
ンタの内容が一致しないということは、送信側では送信
データがあることを意味し、受信側ではバッファの用意
ができていることを意味する。これに対し両者が一致し
ているということは、送信側では送信データがないこと
を意味17、受信側ではバッファの用意ができていない
ことを意味する。両者が一致している間は、送信側も受
信側もチェックが繰返される。
第7図は受信用コマンド・プログラムの他の構成レリを
示す図であり、第5のコマンドとして、P CI (P
rogram Control Tnterrupti
on )割込フラグを論理「1」にセットしたN0P(
NoOPe −ration)コマンドを付加して1組
のコマンドが構成される。この紀5のコマンドは、送信
側から受信側に緊急の割込を指示したいときに使用され
る。
受信デバイスからI3 M Cへ報告される8Mビット
は、受信データがl) CI割込を要求しているときに
は論理「0」にされ、受信データがPCI割込を要求し
ていないときには論理「1」にされる。
そして8Mビットが論理「0」にされていると第5のコ
マンドが実行され、S〜1ビットがiA3’−1’rl
jにされていると第5のコマンドがスギツブされる。
この場合のコマンドには、例えば送信側から受信側に緊
急のデータ通信であるので早くデキュー(ユーザにデー
タを渡す)してくれという意味金もたせることができる
。先に述べた場合と0°異なる使い方として、第5のコ
マンド&1バッファの用意を指示したいときに使用さ才
する。即ち、第4のコマンドを実行してDEQポインタ
を更新した結果、ENQポインタの内容とI) E Q
ポインタの内容が一致した場合には用意されたバッファ
がな(なってしまったことを示すので、両者が一致した
場合に第5のコマンドを実行することによってバッファ
の用意を指示することができる。両者が一致1〜ない場
合には第5のコマンドはスキップされる。
システム間で授受されるHLT’)C(ハイレベル・デ
ータ・リンク制御)手順のフレームの構成を第8図に示
す。I−I D L C手順は、任意のビット列を情報
として伝送するため、フレーム11の先頭と最後にフラ
グ・シーケンス12と17が設けられ送信側と受信側で
のフレーム全体としての周期がとられる。データ・リン
クを制御する責任をもった送信側がコマンド・フレーム
を送信し、その制御を受ける受信側がレスポンス・フレ
ームを送信するという形で進められ、コマンド・フレー
ムのアドレス部13には相手側のアドレスが表示され、
レスポンス・フレームのアドレス部13 KIr、r 
自分のアドレスが表示される。コマンド部14には、先
に述べたようなConnectや5end 1)ata
、 ReceiveComplete 、 1)isc
onnect 、 P CI割込要求などのコマンド/
レスポンスが表示される。そしてデータが表示されろイ
ンフォメーション部15が続き、次にフレーム検介シー
ケンスが(るというのが、IIDLC手順のフレームの
構成である。
受信側のCPUにPCI割込がかけられた場合のCPU
による処理の流れをM9図を参照しつつ説明する。受信
側のCPUはPCI割込を認識すると次の処理を行う。
■ ENQポインタの内容とDEQポインタの内容が一
致しているか否かを調べる。
YeSの場合には■の処理を行い、NOの場合には■の
処理を行う。
■ バッファが空であると認識′1−る。次に■の処理
を行う。
■ バッフTを用意″′「る。次に■の処理を行う。
■ ENQポインタを更新1−る。次に■の処理3丁行
う。
■ データのデキューを実行し、MEM土のデータをユ
ーザに渡−Io。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、チェ
インされた複数組のコマンドとポインタによってデータ
転送ケ続けて行うことかできるので、1つのデータ転送
毎に起動命令(SIO)會かけることなく、データ転送
を行うことができ、起動命令と割込の頻度を大幅に減ら
すことができる。
【図面の簡単な説明】
第1図はシステノ・構成の従来例を示す図、嬉2図は本
発明のデータ転送方式が適用されるシステム構成を示す
図、第3図は本発明のデータ転送方式が適用されるデー
タ転送路を示1−図、第4図は送イg用CCWの構成例
を示す図、第5図はポインタの構成例を示−4゛図、第
6図6受信用CCWの構成例を示す図、第7図は受信用
CCWの他の構成例を示す図、第8図はシステム間で授
受されるII l) L C手順のフレーム構成を示す
図、第9図はPC1割込時の受信側のCPUにおける処
理の流れを示すフロー・チャートである。 IAとIB・・・CPU、2Aと2B・・・MEM、3
Aと3B・・・13MC14・・・CTC,5Aと5B
・・・AI)P、6・・・送信用CCW、7・・・ポイ
ンタ、8・・・ENQポインタ、9・・・DEQポイン
タ、10・・・受信用CCW、11・・・フレーム、1
2と17川フラグ・シーケンス、13・・・アドレス部
、14川コマンド/レスポンス!、15・・・インフォ
メーション部、16・・・フレーム検6:シーケンス。 393− 尤も 図 /− Oン 欠 7 図 ケ9図

Claims (5)

    【特許請求の範囲】
  1. (1)  中央処理装置rr s主記憶装置、ブロック
    多重チャネル、及び通信アダプタを備えた計算機システ
    ムにより他の岨算機システムとの間でデータの転送を行
    うデータ転送方式であって、上記主記憶装置上に、コマ
    ンドの組が複数組順次チェインされ、1つ最後のコマン
    ドに先頭のコマンドがチェインされたチャネル・コマン
    ド・ワード、上記コマンドの組の1つをポイントするE
    NQポインタ、及び上記コマンドの組の1つをポイント
    するDEQポインタを設けると共に、上記コマンドの組
    には、土Mf、 E N Qポインタの内容と上記DE
    Qポインタの内容が一致しているか否かを調べ一致して
    いないとき第2のコマンドをスキップするように指示−
    rる第xのコマンド、該第1のコマンドの実行を指定す
    る第2のコマンド、主記憶装置上のデータを他システム
    に送信することを指示−[る第3のコマンド、及び上記
    DEQポインタの内容を更新−することを指示する第4
    のコマンドを設け、上記中央処理装置は、データ転送の
    起動面会を発行−」°る処理及び上記ENQポインタに
    よりポイントされている上記コマンドの組の第3のコマ
    ンドに送信データのアドレスやカウント値などの送信情
    報を設定しその後上記ENQポインタを更新する処理を
    行うように構成され、上記ブロック多重チャネルと上記
    通信アダプタは、−F記中央処理装置より起動命令が発
    行されたことを条件に上記DEQポインタによりポイン
    トされているコマンドの組を実行するように構成された
    ことを特徴と−rるデータ転送方式。
  2. (2)  中央処理装置、主記憶装置、ブロック多重チ
    ャネル、及び通信アダプタを備えた計算機システムによ
    り他の計賀機システムとの間でデータの転送を行うデー
    タ転送方式であって、上記主記憶装置上に、コマンドの
    組が複数組順次チェインされ、且つ最後のコマンドに先
    頭のコマンドがチェインされたチャネル・コマンド・ワ
    ード、上記コマンドの組の1つをポイントするENQポ
    インタ、及び」二部コマンドの糸(1の1つをポイント
    するDEQポインタを設けると共に、上自己コマンドの
    組には、上記ENQポインタの内容と上記1)EQポイ
    ンタの内容が一致しているか否かを調べ一致していない
    とき第2のコマンドをスキップするように指示する第1
    のコマンド、該第1のコマンドの実行全指定する第2の
    コマンド、他システムから受信したデータを主記憶装置
    上に書込むことを指示する第3のコマンド、及び上記D
    EQポインタの内容を更新すること4τ指示する薗4の
    コマンドを設け、上記中央処理装置は、データ転送の起
    !i!!I命令を発行する処理及び上記ENQポインタ
    によりポイントされている上B1シコマンドの組の第3
    のコマンドに受信バッファのアドレスやカウント値など
    の受信情報を設定しその後上記ENQポインタ全更υ[
    する処理を行うように構成され、上記ブロック多重チャ
    ネルと上記通信アダプタは、上記中央処理装置より起動
    命令が発行されたことを条件に上記1) E Qポイン
    タによりボ、−「ントされているコマンドの組を実行す
    るように構成されたことfl:特徴とするデータ転送方
    式。
  3. (3)  中央処理装置1t1主記1は装置i′t、ブ
    ロック多M(チャネル、及び通(mアダプタを備えたN
    l’M:機システムにより他のIV算4Mシスデムとの
    間でデータの転送を行うデータ転送方式であって、」二
    部主自己IQ装置d上に、コマンドの組が複数組順次チ
    ェーfンさね、且つ最後のコマンドに先頭のコマンドが
    チェ1ンさ才したチャネソレ・コマンド・ワード、上6
    己コ”ンンドの組の1つを・ポイント−→−るENQポ
    インタ、及び上記コマンドの組の1つ台シフζインドす
    るI) E Qポインタを設けると共に、上ム己コマン
    ドの!t14にt(、上記ENQポインタの内容と上記
    1) E Qボー「ンタの内容が一致しているか否がを
    調べ一致し゛(いないとき第2のコマンドをスキップ1
    −るよ5に指示する第1のコマンド、該第1のコマンド
    の実r1ケ指定する第2のコマンド、他システムがう受
    ・1f1シたデータを上記1.ば装置上に書込むことを
    指示−4−る8f、3のコマンド、上記1) E Qポ
    インタの内uk更新することを指示する第4のコマンド
    、及び第5のコマンドとしてl) CI割込フラグをオ
    ンにしたノーオペレーション・コマンドを設け、上記中
    央処理装置は、データ転送の起動命令を発行する処理及
    び上記ENQポインタによりポイントされている上記コ
    マンドの組の第3のコマンドに受信バッファのアドレス
    やカウント値などの受信情報を設定しその後上記ENQ
    ポインタを更新する処理を行うよう構成され、上記ブロ
    ック多重チャネルと上記通信アダプタは、上記中央処理
    装置より起動命令が発行されたことを条件に上記DEQ
    ポインタによりポイントされているコマンドのmlr実
    行するように+jl成されたことを特徴とするデータ転
    送方式。
  4. (4)  ブロック多M【チャネルと通信アダプタは、
    受信データがP CI割込を要求していないことを条−
    件に第5のコマンドをスキップする処理を行うように構
    成されたことを特徴とする特許請求の範囲第3項に記載
    のデータ転送方式。
  5. (5)  ブロック多重チャネルと通信アダプタをよ、
    第4のコマンドを実行後のENQポインタと1)EQポ
    インタが一致していないことを条件に第5のコマンドを
    スギツブする処理を行うように構成されたことを特徴と
    する特許請求の範囲第3項に記載のデータ転送方式。
JP14691782A 1982-08-26 1982-08-26 デ−タ転送方式 Granted JPS5957361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14691782A JPS5957361A (ja) 1982-08-26 1982-08-26 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14691782A JPS5957361A (ja) 1982-08-26 1982-08-26 デ−タ転送方式

Publications (2)

Publication Number Publication Date
JPS5957361A true JPS5957361A (ja) 1984-04-02
JPS638506B2 JPS638506B2 (ja) 1988-02-23

Family

ID=15418481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14691782A Granted JPS5957361A (ja) 1982-08-26 1982-08-26 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS5957361A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6451218U (ja) * 1987-09-22 1989-03-29
JPH068005U (ja) * 1992-07-03 1994-02-01 株式会社荒井製作所 キャスタのブレーキ

Also Published As

Publication number Publication date
JPS638506B2 (ja) 1988-02-23

Similar Documents

Publication Publication Date Title
US4860244A (en) Buffer system for input/output portion of digital data processing system
US4949301A (en) Improved pointer FIFO controller for converting a standard RAM into a simulated dual FIFO by controlling the RAM's address inputs
US5133062A (en) RAM buffer controller for providing simulated first-in-first-out (FIFO) buffers in a random access memory
EP0165600B1 (en) Input/output bus for computer
KR910001791B1 (ko) 동기식 버스를 갖고 있는 컴퓨터 시스템용 버스 제어 장치 및 이의 방법
US5640602A (en) Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus
JP2000510659A (ja) バスを介したデータ転送及びバス管理に用いるアプリケーションプログラミングインターフェイス
JP2002541693A5 (ja)
JPH09128330A (ja) 映像表示装置
TW201710922A (zh) 可組態之郵箱資料緩衝器裝置
US20010051994A1 (en) Computer system and a data transfer method thereof
TW200533119A (en) Decreased response time for PPRC write operation
US6988160B2 (en) Method and apparatus for efficient messaging between memories across a PCI bus
USRE41010E1 (en) System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal
JPS5957361A (ja) デ−タ転送方式
JPS6138510B2 (ja)
JPS623361A (ja) ステ−タス通報方式
JPS5833970B2 (ja) プロセッサ間通信方式
US5797040A (en) Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover
CN209690899U (zh) 基于usb的fpga通信控制装置及fpga
TW502171B (en) Data transmitting system
JPH05324529A (ja) データ転送装置及びデータ転送方法
JPH0642233B2 (ja) データ転送制御方式
JPH04195664A (ja) マルチプロセッサシステム
JPH0425581B2 (ja)