JPS5973499A - 化合物半導体の成長方法 - Google Patents
化合物半導体の成長方法Info
- Publication number
- JPS5973499A JPS5973499A JP57179865A JP17986582A JPS5973499A JP S5973499 A JPS5973499 A JP S5973499A JP 57179865 A JP57179865 A JP 57179865A JP 17986582 A JP17986582 A JP 17986582A JP S5973499 A JPS5973499 A JP S5973499A
- Authority
- JP
- Japan
- Prior art keywords
- grown
- layer
- semiconductor
- gaas
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、 Ｓｉ、Ｇｅなどの■族半導体上に■−Ｖ
族半導体を成長させる化合物半導体の成長方法に関する
ものである。
族半導体を成長させる化合物半導体の成長方法に関する
ものである。
従来、 Ｓｉ、Ｇｅなどのダイヤモンド型結晶の上に閃
亜鉛鉱形結晶であるＧａＰ、ＧａＡｓなどの■−■族半
導体をエピタキシャル成長させる場合、Ｓｉ とＧａ
Ｐ 、 ＧｅとＧａＡｓは格子定数が近く、これらの組
み合わせでは容易に成長させることができる。
亜鉛鉱形結晶であるＧａＰ、ＧａＡｓなどの■−■族半
導体をエピタキシャル成長させる場合、Ｓｉ とＧａ
Ｐ 、 ＧｅとＧａＡｓは格子定数が近く、これらの組
み合わせでは容易に成長させることができる。
しかしながら、たとえばＧｅ 上にＧａＡｓを成長さ
せる場合は、 Ｇｅ上の一つの原子層に、まずＧａが結
合した場所とＡｓが結合した場所ができ、以後これを核
としてＧａＡｓが成長するため、エピタキシャル成長は
するものの５成長した層は完全な単結晶ではなく、Ｇｅ
の成長させた面と同一の配向性をもつ多結晶となる。た
とえばＧｅの１００面にＧａＡｓ を成長させると、成
長条件によっても異なるが、１００μＲ程度の互いに直
交した細かいドメインに分れ、そのドレインは互いに直
交した１００面をもっている。このような成長膜は各ド
メインの境界に多くのトラップを含み、このために電子
の移動度は小さく、素子をこの化合物半導体曹、Ｖ長層
に製作しても化合物の特徴を生かした高味トの素子を得
ることはできない。また、このよｉ’） ｒｘ成長層の
表面の平担性は一般に悪く５細かいパターンを製作する
には適していない。
せる場合は、 Ｇｅ上の一つの原子層に、まずＧａが結
合した場所とＡｓが結合した場所ができ、以後これを核
としてＧａＡｓが成長するため、エピタキシャル成長は
するものの５成長した層は完全な単結晶ではなく、Ｇｅ
の成長させた面と同一の配向性をもつ多結晶となる。た
とえばＧｅの１００面にＧａＡｓ を成長させると、成
長条件によっても異なるが、１００μＲ程度の互いに直
交した細かいドメインに分れ、そのドレインは互いに直
交した１００面をもっている。このような成長膜は各ド
メインの境界に多くのトラップを含み、このために電子
の移動度は小さく、素子をこの化合物半導体曹、Ｖ長層
に製作しても化合物の特徴を生かした高味トの素子を得
ることはできない。また、このよｉ’） ｒｘ成長層の
表面の平担性は一般に悪く５細かいパターンを製作する
には適していない。
この発明は上記の点に鑑みなされたもので、Ｇｅ。
Ｓｉなどの■族半導体上に完全に単結晶となった良質の
Ｉ−Ｖ族半導体を成長させることができる化金物半導体
の成長方法を提供することを目的とする。
Ｉ−Ｖ族半導体を成長させることができる化金物半導体
の成長方法を提供することを目的とする。
以下この発明の実施例を図面を参照して説明する。実施
例は■族半導体として１００面のＧｅ１目的とするＩｌ
［−Ｖ族半導体としてＧａＡｓを用いる場合である。図
面において、１はＧｅ単結晶基板、２はＧａＡｓ ２
ａとＧａＡｓに近い格子定数のＡｌＧａＡｓ ２ｂとを
前記基板１上に数百Ａつつ交互に複数層成長させてなる
中間層、３はその上に成長させたＧａＡｓ層である。
例は■族半導体として１００面のＧｅ１目的とするＩｌ
［−Ｖ族半導体としてＧａＡｓを用いる場合である。図
面において、１はＧｅ単結晶基板、２はＧａＡｓ ２
ａとＧａＡｓに近い格子定数のＡｌＧａＡｓ ２ｂとを
前記基板１上に数百Ａつつ交互に複数層成長させてなる
中間層、３はその上に成長させたＧａＡｓ層である。
これより明らかなように、実施例では、成長を目的とす
るＧａＡｓと、このＧａＡｓと格子定数の近い他のＩ−
Ｖ族半導体ＡｌＧａＡｓとを交互に成長させた中間層２
をまずＧｅ単結晶基板１上に成長させ、しかる後この中
間層２上に目的とするＧａＡｓ層３を成長させる。この
場合、中間層２の膜厚が鮭距Ａ以上であれば、ＧａＡｓ
層３を大面積にわた朋゛て単結晶とすることができる。
るＧａＡｓと、このＧａＡｓと格子定数の近い他のＩ−
Ｖ族半導体ＡｌＧａＡｓとを交互に成長させた中間層２
をまずＧｅ単結晶基板１上に成長させ、しかる後この中
間層２上に目的とするＧａＡｓ層３を成長させる。この
場合、中間層２の膜厚が鮭距Ａ以上であれば、ＧａＡｓ
層３を大面積にわた朋゛て単結晶とすることができる。
実例として５５００’Ｊｋ ｆｐ ＧａＡｓ ２ ａと
６００ＸのＡｌｏ、ｚＧａｏ、５Ａｓｆｉ ２ ｂとｒ
交互に成長をくり返して中間層２全体の厚さを約５００
０Ａ した場合、ｌ−以上の面積にわたって平担な表
面の完全な単結晶を得た。
６００ＸのＡｌｏ、ｚＧａｏ、５Ａｓｆｉ ２ ｂとｒ
交互に成長をくり返して中間層２全体の厚さを約５００
０Ａ した場合、ｌ−以上の面積にわたって平担な表
面の完全な単結晶を得た。
一方、この中間層２としてＧａＡｓ ２ ａとＡｌＧａ
Ａｓ２ｂを交互に成長させず、単にＡｌｏ、ｚＧａｏ、
ｓＡｓ Ｎのみを約５ｏｏｏＸ成長させた場合には、
Ｇｅ上にＧａＡｓ を直接成長させた場合と比較すると
多結晶のドレインが幾分大きくなるが、前記のような大
面積にわたって単結晶化はおこらない。
Ａｓ２ｂを交互に成長させず、単にＡｌｏ、ｚＧａｏ、
ｓＡｓ Ｎのみを約５ｏｏｏＸ成長させた場合には、
Ｇｅ上にＧａＡｓ を直接成長させた場合と比較すると
多結晶のドレインが幾分大きくなるが、前記のような大
面積にわたって単結晶化はおこらない。
なお、中間層２として使用する交互に成長させた２種類
のｉ［−Ｖ族半導体（化合物半導体）の各層の厚みは必
ずしも同一である必要はなく 、 ｉｏｏ。
のｉ［−Ｖ族半導体（化合物半導体）の各層の厚みは必
ずしも同一である必要はなく 、 ｉｏｏ。
λ程度以下（中間層２が厚くなってもかまわない場合は
１００ＯＡ 以上でもよい）の厚みの適当な組み合わ
せでもかまわない。このように成長を目的としたＩ−Ｖ
族半導体を含む２種類の■−Ｖ族半導体を交互に成長さ
せた中間層を導入したことにより、その上に方向の揃っ
た単結晶のＩ−Ｖ族半導体の成長が得られる理由は不明
であるが、中間層を形成する２種類のＩ−ｖ族半導体の
各層が１つの層から他の層へかわるたびに、初期の多結
晶の＋９優性なドメインが他の劣性なドメインを駆逐し
ていくものと思う。
１００ＯＡ 以上でもよい）の厚みの適当な組み合わ
せでもかまわない。このように成長を目的としたＩ−Ｖ
族半導体を含む２種類の■−Ｖ族半導体を交互に成長さ
せた中間層を導入したことにより、その上に方向の揃っ
た単結晶のＩ−Ｖ族半導体の成長が得られる理由は不明
であるが、中間層を形成する２種類のＩ−ｖ族半導体の
各層が１つの層から他の層へかわるたびに、初期の多結
晶の＋９優性なドメインが他の劣性なドメインを駆逐し
ていくものと思う。
なお、上記実施例はＧｅ上にＧａＡｓを成長させる場合
を説明しだが、その他の場合にもこの発明を適用できる
、たとえばＳｉ上にＧａＰを成長させる場合であシ、そ
の場合はＧａＰとＱａＡｌＰ を交互に成長させてな
る中間層をＳｉ上に成長させた後、その中間層上にＧａ
Ｐを成長させればよい。
を説明しだが、その他の場合にもこの発明を適用できる
、たとえばＳｉ上にＧａＰを成長させる場合であシ、そ
の場合はＧａＰとＱａＡｌＰ を交互に成長させてな
る中間層をＳｉ上に成長させた後、その中間層上にＧａ
Ｐを成長させればよい。
以上詳述したようにこの発明の化合物半導体の成長方法
は、成長を目的とするＩ−Ｖ族半導体と５このＩＩＩ−
Ｖ族半導体と格子定数の近い他の■−■族半導体を交互
に成長させた中間層を基板の■族半導体上に成長させた
後、この中間層上に目的とするｌ−Ｖ族半導体を成長さ
せるようにしたので、ＩＶ族半導捧上に完全に単結晶と
なった良質の■−Ｖ族半導体を成長させることができる
。したがって、化合物半導体の素子を製作するのに対し
て基板として■族半導体を使用することができるように
なる。
は、成長を目的とするＩ−Ｖ族半導体と５このＩＩＩ−
Ｖ族半導体と格子定数の近い他の■−■族半導体を交互
に成長させた中間層を基板の■族半導体上に成長させた
後、この中間層上に目的とするｌ−Ｖ族半導体を成長さ
せるようにしたので、ＩＶ族半導捧上に完全に単結晶と
なった良質の■−Ｖ族半導体を成長させることができる
。したがって、化合物半導体の素子を製作するのに対し
て基板として■族半導体を使用することができるように
なる。
図面はこの発明の化合物半導体の成長方法の実施例を示
す断面図である。 ｌ・・・Ｇｅ単結晶基板、２・・・中間層、２ａ・・Ｇ
ａＡｓ 。 ｂ ”’ ＡｌＧａＡｓ 、 ３ ”’ ＧａＡｓ
ｍ特許出願人 工業技術院長 手 続 補 正 書（自発） 昭和イｐ年♂月７３日 特許庁長官殿 １、事件の聚示 昭和５７年特許願第１７９８６５号 ２、発明の名称 化合物半導体の成長方法 ３、補正をする者 ４、補正の対象 明細書全文及び図面 明細書（全文訂正） ■１発明の名称 化合物半導体の成長方法 ２、特許請求の範囲 ■族半導体を基板として、その士に中間層を成長させ、
その中間層上に目的とする■−Ｖ族半導体を成長させる
化合物半導体の成長方法において、前記中間層として、
目的とする前記■−■族半導体、格子定数がそのＩ”Ｖ
族半導体に近似した他の３元以上の■−■族半導体の順
に、少くとも各層を１層ずつ交互に成長させることを特
徴とした化合物半導体の成長方法。 ３、発明の詳細な説明 （技術分野） この発明は、Ｓｔ、Ｇｅなどの■族半導体上に■−■族
半導体を成長させる化合物半導体の成長方法に関するも
のである。 （従来技術） 従来、Ｓ’ ｒ Ｇｅなとのダイヤモンド型結晶の上に
閃亜鉛鉱形結晶であるＧａＰ 、 ＧａＡｓなどの■−
■族半導体をエピタキシャル成長させる場合、ＳｔとＧ
ａＰ。 ＧｅとＧａＡｓは格子定数が近く、これらの組み合わせ
ドは容易に成長させることができる。 しかしながら、たとえば（１００）面または（１１０）
ｌＯＧｅ上にＧａＡｇを成長させる場合は、Ｇｅ上の一
つの原子層に、まずＧａが結合した場所とＡｓが結合し
た場所ができ、以後これを核としてＧａＡｓが成長する
ため、エピタキシャル成長はするものの、成長した層は
完全な単結晶ではなく、Ｇｅの成長させた面と同一の配
向性をもつ多結晶となる。たとえばＧｅの（１００）面
にＧａＡｓを成長させると、成長条件によっても異なる
が、１００μｍ２程度の互いに直交した細かいドメイン
に分れ、そのドメインは互いに直交した１００面をもっ
ている。このような成長膜は各ドメインの境界に多くの
トラップを含み、このために電子の移動度は小さく、素
子をこの化合物半導体の成長層に製作しても化合物の特
徴を生かした高性能の素子を得ることはできない。また
、このような成長層の表面の平坦性は一般に悪く、細か
いパターンを製作するのには適していない。 （発明の目的） この発明は上記の点に鑑みなされたもので、Ｇｅ。 Ｓｉなどの■族半導体上に完全に単結晶となった良質の
■−Ｖ族半導体を成長させることができる化合物半導体
の成長方法を提供することを目的とする。 （実施例） 以下、この発明の第１の実施例を第１図を参照して説明
する。実施例は■族半導体として（１００）トのＧｅ、
目的とするＩＩＩ−Ｖ族半導体としてＧａＡｓを用いる
場合である。図面において、１はＧｅ単結晶基板、２は
ＧａＡｓ ２ａとＧａＡｓに近い格子定数のＡノＧａＡ
ｓ２ｂとを前記基板１上にＧａＡｓ 、 ＧａＡｊ！Ａ
ｓの順に数百久ずつ交互に複数層成長させてなる中間層
、３はその上に成長させたＧａＡｓ層である。 これより明らかなように、実施例では、成長を目的とす
るＧａＡｓと、とのＧａＡｓと格子定数の近い他の■−
■族半導体Ａ／、ＧａＡｓとを交互に成長させた中間層
２をまずＧｅ単結晶基板１上に成長させ、しかる後この
中間層２土に目的とするＧａＡｓ層３を成長させる。こ
うすることにより、ＧａＡｓ層３を大面積にわたって単
結晶とすることができる。実例として、５００ＸのＧａ
Ａｓ ２．ａと６００ＸのＡノｏ、２Ｇ ａ ｏ、ａ
Ａ ８層２ｂとを交互に成長をくり返して中間層２全体
の厚さを約５０００Ｘした場合、１ｃｒｎ２以上の面積
にわたって平坦な表面の完全な単結晶を得た。 一方、この中間層２としてＧａＡａ ２ ａとＡノＧａ
Ａｓ ２ｂを交互に成長させず、単にＡノ。、２ＧＩＬ
ｏ、Ｂ ＡＢ層のみを約５０００久成長させた場合に
は、Ｇｅ上Ｋ ＧＩＬＡｌｌを直接成長させた場合と比
較すると多結晶のドメインが幾分大きくなるが、前記の
ような大面積にわたつ、ｔＣ単結晶化はおこらない。 第２の実施例として中間層を構成するＧａＡｓ層とＣａ
ＡＪＡａ層を各１層とした時の例を第２図に示す。 この場合はＧｅ基板１′上にＧａＡｓ層２ａ’ 、 Ｇ
ａＡｆＡｓ層２ｂ’をこの順に成長させて中間層２′を
構成し、その上に目的とするＧａＡｓ層３′を成長させ
る。この場合にも第１の実施例と同様に単一のドメイン
のＧａＡｓ成長層が得られた。この場合、Ｇｅ基板１′
上にまず成長させるＧａＡｓ層２ａ′の膜厚は１００〜
３００久で実験を行ったが有意差はなかった。しかしな
がらこの膜厚が数千Ｘ以上になると表面のＧａＡｓ層３
′は単一のドメインにならなかった。またＧａ Ａ１Ａ
ｓ層２ｂ’の膜厚は数１０Ｘから３０００Ｘの範囲で実
験を行ったが有意差はな（、ＧａＡｊ！Ａｓ層２ｂ′の
膜厚は単一のドメインになるためには直接関係しない。 またＧａＡ）Ａ８層のＭの量にもあまり関係しない。 しかしながら、ＧａＡ１Ａｓ層２ｂ’を完全なりＡ８で
置きかえた場合には単一のドメインの成長層は得られな
い。 第１の実施例および第２の実施例からＧｅ（１００）基
板上に単一のドメインのＧａＡｓ層を成長させるために
は、基板上にまず数百Ｘ以下のＧａＡｓを成長させ、そ
の上にＧａＡノＡｓとＧａＡｓを交互に成長させた中間
層！介してやればよい。この場合、ＧａＭＡｓ層の厚さ
１Ｗ任意である。また実施例２で述べたように中間をそ
の土に成長させることができるが、多層に交互に成長さ
せた中間層の方が表面の平坦性のよいＧａＡｓ成長層を
得やすい。さらに成長温度はＧａＡｓ層、Ｇ’ａ ＡＡ
Ａ ｓ層を各１層で構成した中間層の場合にも、多層で
構成した場合にも比較的高い成長温度の方が単一のドメ
インになりやすい。既述の実施例はＧａ （ＣＮ３ ）
３ ＋んｇ（ＣＮ３）３ ＋ ＡＢＨｓを用いる気相
成長（ＭＯ−ＣＶＤ法）で行ったが、この場合には７０
０℃前後のＧａＡＳ（１００）面の成長としては比較的
高温の成長温度で良好な結果が得られた。さらに高温に
すると成長させたＧａＡｓ表面にピットが多くなシ、逆
に６００℃程度の低温で成長させると、実施例で述べた
中間層を導入しても単一のドメインのＧａＡｇ成長層は
得られなかった。 こうして得たＧｅ上の単一のドメインとなったＧａＡｓ
成長層は同時に成長したＧａＡｓ基板上の成長層と電気
的特性を比較した結果、Ｇｅのウェファからのオートド
ーピングにより電子濃度は基板によらず１０１６ｃｎ３
前後となり、室温の移動度についても５．０００〜６，
０００ｃｒＩ？／ｉ、ｓ、と、同等の特性を示した。 版の値は中間層の層数によらなかった。単一のドメイン
になっていない場合には、電子濃度は単−堵メインにな
った時と同等であるが、移動度は同寸にＧａＡｓ上に成
長させたＧａＡｓ層と比較して２／３以−〇低い値を示
す。 以上説明したように成長を目的とする■−Ｖ族半導体の
薄膜と、三元以上の■−■族半導体薄膜を、基′板から
この順に少くともそれぞれの薄膜を１層以上成長させた
中間層を介しすることによシ格子定数の近い■族半導体
上に単一のドメインの高品質■−■族半導体が成長させ
ることができるが、その理由は不明である。しかし二元
の結晶から三元以上の結晶に移る時に結晶構成上自由度
があること、組成が変化している時に基板と完全に格子
整合する点があり得ること等も関係して、初期の多結晶
のよシ優性なドメインが他の劣性なドメインを駆逐して
いくものと思う。 なお、上記実施例はＧａ上にＧａＡｓを成長させる場合
を説明したが、その他の場合にもこの発明を適用できる
。たとえばＳｔ上にＧａＰを成長させる場合であり、そ
の場合はＧａＰとＧａＡＪＰを基板からＧａ Ｐ ｒＱ
ａＡｊ！Ｐの順に少くともそれぞれの層を１層以上交互
に成長させてなる中間層をＳｔ上に成長させた後、（発
明の効果） 以上詳述したように、この発明の化合物半導体菟成長方
法は、成長を目的とする■−■族半導体とｔの■−■族
半導体と格子定数の近い他の三元以上−〇■−■族半導
体を目的とする■−Ｖ族半導体と三元″以上のｍ−■族
半導体の順に少くともそれぞれの薄膜を１層以上交互に
成長させた中間層を基板の■族滲導体上に成長させた後
、との中間層上に目的とする■−■族半導体を成長させ
るようにしたので、■族半導体上に完全に単結晶となっ
た良質の■−ｖ族半導体を成長させることができる。し
たがって、化合物半導体の素子を製作するのに対して基
板として■族半導体を使用することができるようになる
。 ４、図面の簡単な説明 第１図および第２図はこの発明の化合物半導体の成長方
法の実施例を示す断面図である。 １ 、１’ ・−Ｇａ単結晶基板、２ 、２’−・・中
°間層、２ｇ、２ａ’−ＧａＡｓ、２ ｂ 、 ２ ｂ
’ ・・−Ａｊ！ＧａＡｓ、３．３′・・・ＧａＡｓ層
。
す断面図である。 ｌ・・・Ｇｅ単結晶基板、２・・・中間層、２ａ・・Ｇ
ａＡｓ 。 ｂ ”’ ＡｌＧａＡｓ 、 ３ ”’ ＧａＡｓ
ｍ特許出願人 工業技術院長 手 続 補 正 書（自発） 昭和イｐ年♂月７３日 特許庁長官殿 １、事件の聚示 昭和５７年特許願第１７９８６５号 ２、発明の名称 化合物半導体の成長方法 ３、補正をする者 ４、補正の対象 明細書全文及び図面 明細書（全文訂正） ■１発明の名称 化合物半導体の成長方法 ２、特許請求の範囲 ■族半導体を基板として、その士に中間層を成長させ、
その中間層上に目的とする■−Ｖ族半導体を成長させる
化合物半導体の成長方法において、前記中間層として、
目的とする前記■−■族半導体、格子定数がそのＩ”Ｖ
族半導体に近似した他の３元以上の■−■族半導体の順
に、少くとも各層を１層ずつ交互に成長させることを特
徴とした化合物半導体の成長方法。 ３、発明の詳細な説明 （技術分野） この発明は、Ｓｔ、Ｇｅなどの■族半導体上に■−■族
半導体を成長させる化合物半導体の成長方法に関するも
のである。 （従来技術） 従来、Ｓ’ ｒ Ｇｅなとのダイヤモンド型結晶の上に
閃亜鉛鉱形結晶であるＧａＰ 、 ＧａＡｓなどの■−
■族半導体をエピタキシャル成長させる場合、ＳｔとＧ
ａＰ。 ＧｅとＧａＡｓは格子定数が近く、これらの組み合わせ
ドは容易に成長させることができる。 しかしながら、たとえば（１００）面または（１１０）
ｌＯＧｅ上にＧａＡｇを成長させる場合は、Ｇｅ上の一
つの原子層に、まずＧａが結合した場所とＡｓが結合し
た場所ができ、以後これを核としてＧａＡｓが成長する
ため、エピタキシャル成長はするものの、成長した層は
完全な単結晶ではなく、Ｇｅの成長させた面と同一の配
向性をもつ多結晶となる。たとえばＧｅの（１００）面
にＧａＡｓを成長させると、成長条件によっても異なる
が、１００μｍ２程度の互いに直交した細かいドメイン
に分れ、そのドメインは互いに直交した１００面をもっ
ている。このような成長膜は各ドメインの境界に多くの
トラップを含み、このために電子の移動度は小さく、素
子をこの化合物半導体の成長層に製作しても化合物の特
徴を生かした高性能の素子を得ることはできない。また
、このような成長層の表面の平坦性は一般に悪く、細か
いパターンを製作するのには適していない。 （発明の目的） この発明は上記の点に鑑みなされたもので、Ｇｅ。 Ｓｉなどの■族半導体上に完全に単結晶となった良質の
■−Ｖ族半導体を成長させることができる化合物半導体
の成長方法を提供することを目的とする。 （実施例） 以下、この発明の第１の実施例を第１図を参照して説明
する。実施例は■族半導体として（１００）トのＧｅ、
目的とするＩＩＩ−Ｖ族半導体としてＧａＡｓを用いる
場合である。図面において、１はＧｅ単結晶基板、２は
ＧａＡｓ ２ａとＧａＡｓに近い格子定数のＡノＧａＡ
ｓ２ｂとを前記基板１上にＧａＡｓ 、 ＧａＡｊ！Ａ
ｓの順に数百久ずつ交互に複数層成長させてなる中間層
、３はその上に成長させたＧａＡｓ層である。 これより明らかなように、実施例では、成長を目的とす
るＧａＡｓと、とのＧａＡｓと格子定数の近い他の■−
■族半導体Ａ／、ＧａＡｓとを交互に成長させた中間層
２をまずＧｅ単結晶基板１上に成長させ、しかる後この
中間層２土に目的とするＧａＡｓ層３を成長させる。こ
うすることにより、ＧａＡｓ層３を大面積にわたって単
結晶とすることができる。実例として、５００ＸのＧａ
Ａｓ ２．ａと６００ＸのＡノｏ、２Ｇ ａ ｏ、ａ
Ａ ８層２ｂとを交互に成長をくり返して中間層２全体
の厚さを約５０００Ｘした場合、１ｃｒｎ２以上の面積
にわたって平坦な表面の完全な単結晶を得た。 一方、この中間層２としてＧａＡａ ２ ａとＡノＧａ
Ａｓ ２ｂを交互に成長させず、単にＡノ。、２ＧＩＬ
ｏ、Ｂ ＡＢ層のみを約５０００久成長させた場合に
は、Ｇｅ上Ｋ ＧＩＬＡｌｌを直接成長させた場合と比
較すると多結晶のドメインが幾分大きくなるが、前記の
ような大面積にわたつ、ｔＣ単結晶化はおこらない。 第２の実施例として中間層を構成するＧａＡｓ層とＣａ
ＡＪＡａ層を各１層とした時の例を第２図に示す。 この場合はＧｅ基板１′上にＧａＡｓ層２ａ’ 、 Ｇ
ａＡｆＡｓ層２ｂ’をこの順に成長させて中間層２′を
構成し、その上に目的とするＧａＡｓ層３′を成長させ
る。この場合にも第１の実施例と同様に単一のドメイン
のＧａＡｓ成長層が得られた。この場合、Ｇｅ基板１′
上にまず成長させるＧａＡｓ層２ａ′の膜厚は１００〜
３００久で実験を行ったが有意差はなかった。しかしな
がらこの膜厚が数千Ｘ以上になると表面のＧａＡｓ層３
′は単一のドメインにならなかった。またＧａ Ａ１Ａ
ｓ層２ｂ’の膜厚は数１０Ｘから３０００Ｘの範囲で実
験を行ったが有意差はな（、ＧａＡｊ！Ａｓ層２ｂ′の
膜厚は単一のドメインになるためには直接関係しない。 またＧａＡ）Ａ８層のＭの量にもあまり関係しない。 しかしながら、ＧａＡ１Ａｓ層２ｂ’を完全なりＡ８で
置きかえた場合には単一のドメインの成長層は得られな
い。 第１の実施例および第２の実施例からＧｅ（１００）基
板上に単一のドメインのＧａＡｓ層を成長させるために
は、基板上にまず数百Ｘ以下のＧａＡｓを成長させ、そ
の上にＧａＡノＡｓとＧａＡｓを交互に成長させた中間
層！介してやればよい。この場合、ＧａＭＡｓ層の厚さ
１Ｗ任意である。また実施例２で述べたように中間をそ
の土に成長させることができるが、多層に交互に成長さ
せた中間層の方が表面の平坦性のよいＧａＡｓ成長層を
得やすい。さらに成長温度はＧａＡｓ層、Ｇ’ａ ＡＡ
Ａ ｓ層を各１層で構成した中間層の場合にも、多層で
構成した場合にも比較的高い成長温度の方が単一のドメ
インになりやすい。既述の実施例はＧａ （ＣＮ３ ）
３ ＋んｇ（ＣＮ３）３ ＋ ＡＢＨｓを用いる気相
成長（ＭＯ−ＣＶＤ法）で行ったが、この場合には７０
０℃前後のＧａＡＳ（１００）面の成長としては比較的
高温の成長温度で良好な結果が得られた。さらに高温に
すると成長させたＧａＡｓ表面にピットが多くなシ、逆
に６００℃程度の低温で成長させると、実施例で述べた
中間層を導入しても単一のドメインのＧａＡｇ成長層は
得られなかった。 こうして得たＧｅ上の単一のドメインとなったＧａＡｓ
成長層は同時に成長したＧａＡｓ基板上の成長層と電気
的特性を比較した結果、Ｇｅのウェファからのオートド
ーピングにより電子濃度は基板によらず１０１６ｃｎ３
前後となり、室温の移動度についても５．０００〜６，
０００ｃｒＩ？／ｉ、ｓ、と、同等の特性を示した。 版の値は中間層の層数によらなかった。単一のドメイン
になっていない場合には、電子濃度は単−堵メインにな
った時と同等であるが、移動度は同寸にＧａＡｓ上に成
長させたＧａＡｓ層と比較して２／３以−〇低い値を示
す。 以上説明したように成長を目的とする■−Ｖ族半導体の
薄膜と、三元以上の■−■族半導体薄膜を、基′板から
この順に少くともそれぞれの薄膜を１層以上成長させた
中間層を介しすることによシ格子定数の近い■族半導体
上に単一のドメインの高品質■−■族半導体が成長させ
ることができるが、その理由は不明である。しかし二元
の結晶から三元以上の結晶に移る時に結晶構成上自由度
があること、組成が変化している時に基板と完全に格子
整合する点があり得ること等も関係して、初期の多結晶
のよシ優性なドメインが他の劣性なドメインを駆逐して
いくものと思う。 なお、上記実施例はＧａ上にＧａＡｓを成長させる場合
を説明したが、その他の場合にもこの発明を適用できる
。たとえばＳｔ上にＧａＰを成長させる場合であり、そ
の場合はＧａＰとＧａＡＪＰを基板からＧａ Ｐ ｒＱ
ａＡｊ！Ｐの順に少くともそれぞれの層を１層以上交互
に成長させてなる中間層をＳｔ上に成長させた後、（発
明の効果） 以上詳述したように、この発明の化合物半導体菟成長方
法は、成長を目的とする■−■族半導体とｔの■−■族
半導体と格子定数の近い他の三元以上−〇■−■族半導
体を目的とする■−Ｖ族半導体と三元″以上のｍ−■族
半導体の順に少くともそれぞれの薄膜を１層以上交互に
成長させた中間層を基板の■族滲導体上に成長させた後
、との中間層上に目的とする■−■族半導体を成長させ
るようにしたので、■族半導体上に完全に単結晶となっ
た良質の■−ｖ族半導体を成長させることができる。し
たがって、化合物半導体の素子を製作するのに対して基
板として■族半導体を使用することができるようになる
。 ４、図面の簡単な説明 第１図および第２図はこの発明の化合物半導体の成長方
法の実施例を示す断面図である。 １ 、１’ ・−Ｇａ単結晶基板、２ 、２’−・・中
°間層、２ｇ、２ａ’−ＧａＡｓ、２ ｂ 、 ２ ｂ
’ ・・−Ａｊ！ＧａＡｓ、３．３′・・・ＧａＡｓ層
。
Claims (1)
- ■族半導体上に■−■族半導体を成長させる場合に、成
長を目的とするＩ−Ｖ族半導体と、この１−Ｖ族半導体
と格子定数の近い他のＩ−Ｖ族半導体を交互に成長させ
た中間層をまず基板のｆＶ族半導体上に成長させ、しか
る後この中間層上に自溶とする■−■族半導体を成長さ
せることを特徴止する化合物半導体の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57179865A JPS5973499A (ja) | 1982-10-15 | 1982-10-15 | 化合物半導体の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57179865A JPS5973499A (ja) | 1982-10-15 | 1982-10-15 | 化合物半導体の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5973499A true JPS5973499A (ja) | 1984-04-25 |
| JPS614799B2 JPS614799B2 (ja) | 1986-02-13 |
Family
ID=16073258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57179865A Granted JPS5973499A (ja) | 1982-10-15 | 1982-10-15 | 化合物半導体の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5973499A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4561916A (en) * | 1983-07-01 | 1985-12-31 | Agency Of Industrial Science And Technology | Method of growth of compound semiconductor |
| US4963508A (en) * | 1985-09-03 | 1990-10-16 | Daido Tokushuko Kabushiki Kaisha | Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice |
| JP2020038890A (ja) * | 2018-09-03 | 2020-03-12 | 国立大学法人 筑波大学 | 半導体装置とその製造方法および光電変換装置 |
-
1982
- 1982-10-15 JP JP57179865A patent/JPS5973499A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4561916A (en) * | 1983-07-01 | 1985-12-31 | Agency Of Industrial Science And Technology | Method of growth of compound semiconductor |
| US4963508A (en) * | 1985-09-03 | 1990-10-16 | Daido Tokushuko Kabushiki Kaisha | Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice |
| JP2020038890A (ja) * | 2018-09-03 | 2020-03-12 | 国立大学法人 筑波大学 | 半導体装置とその製造方法および光電変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS614799B2 (ja) | 1986-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515335B1 (en) | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same | |
| US6469357B1 (en) | Article comprising an oxide layer on a GaAs or GaN-based semiconductor body | |
| EP0475378A1 (de) | Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente | |
| JPS5983997A (ja) | エピタキシヤル多成分材料を含むヘテロ構造の形成方法 | |
| JPH11162850A (ja) | 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子 | |
| EP0177903A2 (en) | Semiconductor device having a gallium arsenide crystal layer grown on a silicon substrate and method for producing it | |
| JPS5946414B2 (ja) | 化合物半導体装置 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| US5364468A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| US5529640A (en) | Epitaxial metal-insulator-metal-semiconductor structures | |
| JPS5973499A (ja) | 化合物半導体の成長方法 | |
| JPS6362313A (ja) | 半導体装置の製造方法 | |
| JPS61189621A (ja) | 化合物半導体装置 | |
| JPS61189620A (ja) | 化合物半導体装置 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPS61189619A (ja) | 化合物半導体装置 | |
| JPS6232609B2 (ja) | ||
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JP3485601B2 (ja) | 超電導複合薄膜の製造方法 | |
| JPS62219614A (ja) | 化合物半導体の成長方法 | |
| JPH0234600A (ja) | 結晶薄膜多層構造とその製作方法 | |
| JPH0543109Y2 (ja) | ||
| JPS62158313A (ja) | 半導体積層体 | |
| JPH01162324A (ja) | 半導体装置及びその製造方法 |