JPS5984550A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS5984550A JPS5984550A JP19473582A JP19473582A JPS5984550A JP S5984550 A JPS5984550 A JP S5984550A JP 19473582 A JP19473582 A JP 19473582A JP 19473582 A JP19473582 A JP 19473582A JP S5984550 A JPS5984550 A JP S5984550A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist
- metal
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は微細パターンの加工金倉む半導体装置の製法に
関するものである。
関するものである。
半導体装置における配線金属などの微細バターーンの加
工は主にリフトオフ法が使われている。
工は主にリフトオフ法が使われている。
第１図は従来のリフトオフ法を説明する構造断面図で、
半導体基板（例えばＧ ａ Ａ ｓ等の化合物半導体基
板）１上に被着した絶縁膜２の一部にホトレジスト膜３
をマスクに穴あけ加工４して、Ａｔなどの金属膜５を被
着した状態を示す。このあとホトレジストを溶解する溶
液にこの試料を浸漬してホトレジストヲ取去るとこの上
にあった不用の金属膜５が一諸に除去され、所望の金属
パターン６のみが形成される。従来のり７トオ７法では
ホトレジストが溶けに＜＜、一部分に不用の金属とホト
レジストが残ってしまう欠点があった。不用の金属を除
去するため、超音波振動などの機械的な力を利用するこ
と力ｔＳるＦＡｕなどのように所望の金属パターンの半
導体基板に対する密着力が弱い場合には、はがれ゛る不
良が発生して、良好にパターンを加工することが難しか
った。
半導体基板（例えばＧ ａ Ａ ｓ等の化合物半導体基
板）１上に被着した絶縁膜２の一部にホトレジスト膜３
をマスクに穴あけ加工４して、Ａｔなどの金属膜５を被
着した状態を示す。このあとホトレジストを溶解する溶
液にこの試料を浸漬してホトレジストヲ取去るとこの上
にあった不用の金属膜５が一諸に除去され、所望の金属
パターン６のみが形成される。従来のり７トオ７法では
ホトレジストが溶けに＜＜、一部分に不用の金属とホト
レジストが残ってしまう欠点があった。不用の金属を除
去するため、超音波振動などの機械的な力を利用するこ
と力ｔＳるＦＡｕなどのように所望の金属パターンの半
導体基板に対する密着力が弱い場合には、はがれ゛る不
良が発生して、良好にパターンを加工することが難しか
った。
本発明の目的は再現性に優れたリフトオフ法を提供する
ことにある。
ことにある。
ホトレジスト上に被着した金属層はホトレジストを溶解
させる場合に邪魔になり、特に大面積で、厚い金属層が
ホトレジスト上にある場合は除去しにくい。本発明はこ
の欠点を改良する目的で成されものである。
させる場合に邪魔になり、特に大面積で、厚い金属層が
ホトレジスト上にある場合は除去しにくい。本発明はこ
の欠点を改良する目的で成されものである。
本発明の骨子は次の通シである。
試料上にパターン材を形成する工程において、る材料全
均一に被着する工程と、上記、加工したパターン部を覆
うがごとくホトレジストなどからなる被覆物パターン全
役ける工程と、該被覆物パターン全マスクにして上記の
所望のパターン材となる材料の不用部分を除去する工程
と、上記、少なくとも第一層以上の贋金除去する工程に
よって、所望のパターン材を形成するものである。
均一に被着する工程と、上記、加工したパターン部を覆
うがごとくホトレジストなどからなる被覆物パターン全
役ける工程と、該被覆物パターン全マスクにして上記の
所望のパターン材となる材料の不用部分を除去する工程
と、上記、少なくとも第一層以上の贋金除去する工程に
よって、所望のパターン材を形成するものである。
〔発明の実施例〕
以下、本発明の一実施例全第２図によシ説明する。本実
施例では、従来の第１図につづき、第２図に示す工程全
追加する。Ａｔなどの金属膜５を被着したのち、ホトレ
ジスＩｆ塗布して凹部全平坦化したのち、所望の金属パ
ターンを覆いかくずサイズ金もったレジスト／＜ターン
７（被覆物）くターン）を加工形成する（第２図Ｃ（ａ
））。このレジストパターンの寸法はホトリングフイの
合せ精度（通常は±０．５μｍ）ｋ見越してパターン金
覆う程度か、これ以上でよく、限定されるものでない。
施例では、従来の第１図につづき、第２図に示す工程全
追加する。Ａｔなどの金属膜５を被着したのち、ホトレ
ジスＩｆ塗布して凹部全平坦化したのち、所望の金属パ
ターンを覆いかくずサイズ金もったレジスト／＜ターン
７（被覆物）くターン）を加工形成する（第２図Ｃ（ａ
））。このレジストパターンの寸法はホトリングフイの
合せ精度（通常は±０．５μｍ）ｋ見越してパターン金
覆う程度か、これ以上でよく、限定されるものでない。
つづいてレジストパターン７全マスクにして金属膜５を
エツチング８．８’ してホトレジスト膜３の上面全露
出させる（第２図（ｂ））。残在金菖層は９゜９′を符
号されている。この状態で残ったホトレジスト全除去す
れば、取去、シ易ぐ、不用な金属部９゜９′全簡単に取
去ることができる（第２図（Ｃ月。
エツチング８．８’ してホトレジスト膜３の上面全露
出させる（第２図（ｂ））。残在金菖層は９゜９′を符
号されている。この状態で残ったホトレジスト全除去す
れば、取去、シ易ぐ、不用な金属部９゜９′全簡単に取
去ることができる（第２図（Ｃ月。
ホトレジストの除去方法は通常のレジスト溶解液でもよ
いが、液のよごれをきらう場合には０２−ガス雰囲気の
プラズマエッチによってもよく、プーロセスの余裕度は
従来のリフトオフ法に比べて著るり、＜向上できた。
いが、液のよごれをきらう場合には０２−ガス雰囲気の
プラズマエッチによってもよく、プーロセスの余裕度は
従来のリフトオフ法に比べて著るり、＜向上できた。
上記、実施例では金属膜の下部材としてホトレジストヲ
用いたが、本発明ではこの下部材の表面を露出できる構
成のため、下部材として耐熱性に優れた８ １０２ ＋
Ｓ ｉＮなどの絶縁膜を使い、オーバエツチングによ
って金属膜全除去することができ点 る。これは、Ｐｔ、Ｍｏ、Ｗなどの高−金属のみならず
Ｓ１１ リンガラスなどの材質もリフトオフによってパ
ターン形成できる特徴がちる。また、上記の実施例で述
べた被覆物パターンの材質はホトレジストである必要が
ない。
用いたが、本発明ではこの下部材の表面を露出できる構
成のため、下部材として耐熱性に優れた８ １０２ ＋
Ｓ ｉＮなどの絶縁膜を使い、オーバエツチングによ
って金属膜全除去することができ点 る。これは、Ｐｔ、Ｍｏ、Ｗなどの高−金属のみならず
Ｓ１１ リンガラスなどの材質もリフトオフによってパ
ターン形成できる特徴がちる。また、上記の実施例で述
べた被覆物パターンの材質はホトレジストである必要が
ない。
以上、本発明の内容を半導体装置の金属パターンの形成
、として述べたが、ジョセフソン接合デバイスなど微細
化を必要とするものに適用できることは言うに及ばない
。
、として述べたが、ジョセフソン接合デバイスなど微細
化を必要とするものに適用できることは言うに及ばない
。
本発明によれば、リフトオフ時に、不用の金属膜のほと
んどがあらかじめ取シ除かれているので、ホトレジスト
膜と残った不用の金属膜を再現性よく除去することがで
きた。これによって、必要以上の機械的振動作業がなく
、密着力の弱いものにもリフトオフ法でパターン加工で
きるため、す７トオ７法の適用範囲を広げることができ
た。
んどがあらかじめ取シ除かれているので、ホトレジスト
膜と残った不用の金属膜を再現性よく除去することがで
きた。これによって、必要以上の機械的振動作業がなく
、密着力の弱いものにもリフトオフ法でパターン加工で
きるため、す７トオ７法の適用範囲を広げることができ
た。
第１図は従来法による半導体装置の製造工程中の一断面
図、第２図は本発明による半導体装置の製造工程を示す
断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・ホトレ
ジスト膜、４・・・開孔、５・・・金属層、６・・・金
属パターン、７・・・レジストパターン、８．８’・・
・金属膜５のエツチング部１．９，９′・・・残存金属
部。 軍 １ 図 第 Ｚ 図
図、第２図は本発明による半導体装置の製造工程を示す
断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・ホトレ
ジスト膜、４・・・開孔、５・・・金属層、６・・・金
属パターン、７・・・レジストパターン、８．８’・・
・金属膜５のエツチング部１．９，９′・・・残存金属
部。 軍 １ 図 第 Ｚ 図
Claims (1)
- １、所定基体上にパターン材を形成する工程におて、少
なくとも第一層以上の層にパターン部を加工する工程と
、上記層や上面に所望のパターン材となる材料全均一に
被着する工程と、上記、加工したパターン部を覆うがご
とくホトレジストなどからなる被覆物パターンを設ける
工程と、該被覆物パターン全マスクにして上記の所望の
パターン材となる拐料の不用部分を除去する工程と、上
記、少なくとも第１層以上の贋金除去する工程によって
、所望のパターン材を形成すること全特徴とした半導体
装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19473582A JPS5984550A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19473582A JPS5984550A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5984550A true JPS5984550A (ja) | 1984-05-16 |
| JPH0530054B2 JPH0530054B2 (ja) | 1993-05-07 |
Family
ID=16329355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19473582A Granted JPS5984550A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011075888A1 (de) * | 2011-05-16 | 2012-11-22 | Robert Bosch Gmbh | Halbleitervorrichtung mit mindestens einem Kontakt und Herstellungsverfahren für eine Halbleitervorrichtung mit mindestens einem Kontakt |
-
1982
- 1982-11-08 JP JP19473582A patent/JPS5984550A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011075888A1 (de) * | 2011-05-16 | 2012-11-22 | Robert Bosch Gmbh | Halbleitervorrichtung mit mindestens einem Kontakt und Herstellungsverfahren für eine Halbleitervorrichtung mit mindestens einem Kontakt |
| DE102011075888B4 (de) * | 2011-05-16 | 2014-07-10 | Robert Bosch Gmbh | Halbleitervorrichtung mit mindestens einem Kontakt und Herstellungsverfahren für eine Halbleitervorrichtung mit mindestens einem Kontakt |
| US9202702B2 (en) | 2011-05-16 | 2015-12-01 | Robert Bosch Gmbh | Semiconductor device having at least one contact, and manufacturing method for a semiconductor device having at least one contact |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530054B2 (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2553079B2 (ja) | ヴァイア形成方法 | |
| GB2059679A (en) | Method of making composite bodies | |
| US4988403A (en) | Method of forming patterned silicone rubber layer | |
| US4827610A (en) | Method of creating solder or brazing barriers | |
| JPS5984550A (ja) | 半導体装置の製法 | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| US5895271A (en) | Metal film forming method | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPH02270347A (ja) | 半導体装置の製造方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPH04124822A (ja) | 半導体装置の製造方法 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JPH0350828A (ja) | 金配線の形成方法 | |
| JPH02187028A (ja) | 半導体装置の製造方法 | |
| JPS61224425A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPH01149435A (ja) | 半導体装置の製造方法 | |
| JPH02202030A (ja) | 半導体装置の製造方法 | |
| KR19990062216A (ko) | 반도체 장치의 결함 처리 방법 | |
| JPH0544827B2 (ja) | ||
| JP2000208432A (ja) | 半導体装置の製造方法 | |
| JPS6020517A (ja) | 半導体装置の製造法 | |
| JPS60246660A (ja) | 半導体装置の製造方法 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPS6074516A (ja) | 半導体装置の製造方法 |