JPS60101635A - Ｄ／ａコンバータへのデータ供給方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、Ｄ／Ａコンバータの制御方法に関し、殊にマ
イクロ・コンピュータを用いてＤ／Ａコンバータを制御
する場合の改良に関する。

従来、マイクロ・コンピュータを用いてＤ／Ａコンバー
タを制御しようとする際、一般に二つの場合が考えられ
る。その一つは、マイクロ・コンピュータの出力ポート
がＤ／Ａコンバータ専用に設けられている場合、もう一
つはマイクロ・コンピュータの出力ポートがＤ／Ａコン
ノヘータへのデータの供給を含め他のデータラインとゲ
ート回路を介して共通パスで結ばれている場合である。

前者はつまり、Ｄ／Ａコン八−への分解能に応じたビッ
ト数分だけのデータをマイクロ・コンピュータの出力ポ
ートよりパラレルにＤ／Ａコン八−へへ直接に入力し、
当該Ｄ／Ａコンバータの出力を保持する方式であり、後
者はマイクロ・コンピュータの出力ポートからラッチ回
路等を介してＤ／Ａコンバータヘデータをパラレルに入
力し、当該Ｄ／Ａコンバータの出力を保持する方式然し
、これらの方法を用いてＤ／Ａコンバータを制御するに
は、どちらの方法においても、マイクロ・コンピュータ
の出力ポートは当該Ｄ／Ａコンバータのビット数分だけ
必要となるため、数少ないマイクロ・コンピュータの出
力ポートを数多く消費することになり、ひいては他の制
御信号をわざわざデコーダ回路、フリップ・フロップ回
路等を介して出力しなければならない場合が出てくる。

これはマイクロ・コンピュータ内の制御を複雑にする外
、周辺回路を複雑且つ大型化してしまうため、回路の簡
略化、小型化、そして低廉価という昨今の要求には馴染
まないものとなる。

本発明はこの点に鑑み、上記した従来技術の欠点を解消
し、回路の小型化、簡素化、低廉価の要求に全て応える
ことのできるＤ／Ａコンバータ制御方法の提供をその目
的として成されたものである。

本発明は、マイクロ・コンピュータが受け取ったデータ
に対して予め定められた演算を施し、その演算結果に応
じたパルス列をアップ・ダウン・カウンタに出力するこ
とにより、当該アップ・ダウン・カウンタの出力を制御
し、もってＤ／Ａコンバータを制御しようとするもの′
である。

以下、本発明の構成、及び作用、効果を第１図及び第２
図に示す一実施例を通じて説明する。

マイクロ・コンピュータ２はパワー・オン・リセット等
により、プログラムを開始する際、先づアップ・ダウン
・カウンタ６の内容をリセット信号５によりクリアする
と共に、マイクロ・コンピュータ２中において前回の演
算結果を記憶する”ＰＲＤＡＴＡ”というラベルで示ξ
れるレジスタをもクリアする。

次に、Ｄ／Ａコンバータ制御ルーチンにきた時には、先
づ制御すべきアナログ量の決定に必要なデータ１をセン
サ等から取込み、そのデータに対して予め定められた演
算を施し、その演算結果を”ＲＥＳＵＬＴ”というラベ
ルで示されるレジスタに記憶する。

次に、”ＲＥＳＵＬＴ”の内容から”ＰＲＤＡＴＡ”の
内容を減じ、その結果をＡＮＳＶＥＲ’”というラベル
で示されるレジスタに記憶すると共に、その演算結果が
正、負いづれであるかを判別する。

正の場合には’　ＲＥＳＵＬＴ’”の内容を“ＰＲＤＡ
ＴＡ”に転送した上で”ＡＮＳＷＥＲ”の内容分だけの
パルス列３をアップ・ダウン・カウンタ６のカウント・
アップ端子に入力する。もって対応する演算結果に応じ
たデジタル・パラレル・データ７が当該アップ・ダウン
・カウンタ６からＤ／Ａコンバータ８に送られ、アナロ
グ出力９を制御する。

負の場合には、”　ＲＥＳＵＬＴ”の内容ヲ”ＰＲＤＡ
ＴＡ”に転送した後、”ＡＮＳＶＥＲ”の絶対値に相当
する分だけのパルス列４をカウント・ダウン・パルスと
してアップ・り゛ラン・カウンタ６のカウント・り゛ラ
ン入力に出力し、その結果、先と同様に当該アップ・ダ
ウン・カウンタ６の出力としてのデジタル・パラレル・
データ７によりアナログ出力９を制御する。

以」二でマイクロ・コンピュータのプログラム上でのＤ
／Ａコン八−メータ御は終了する。以下、Ｄ／Ａコンバ
ータの制御ルーチンに来る度に上記動作を繰返し行なう
。

勿論、上記Ｌ　タ”ＲＥＳＵＬＴ”　−”ＰＲＤＡＴＡ
”を、逆に“Ｐ　ＲＤ　Ａ　Ｔ　Ａ　”−“ＲＥＳＵＬ
Ｔ’”としても良く、その場合には符号が負の時に数差
の絶対値相当のパルス列をアップ・ダウン・カウンタ６
のカウント・アップ入力端子に、符号が正の時に数差の
絶対値相当のパルス列をカウント・ダウン端子に送るよ
うにすれば良い。

このように、マイクロ・コンピュータを用いてＤ／Ａコ
ンバータを制御する際、本発明を採用すれば、マイクロ
・コンピュータの所要ビット数乃至ポート数はアップ・
ダウン・カウンタべのカウント・アップ用、カウント・
ダウン用、リセット用の計三つで済むため、従来方式に
比べ、当該マイクロ・コンピュータの出力ポート数を大
幅に節約でき、他の制御信号をデコーダを介して出力す
る等の必要もなくなるため、回路の簡素化、小型化、低
廉価の要請に大いに寄与できるものとなる。

【図面の簡単な説明】

ｗｒｊ１図は本発明制御方法を採用した回路の一例の概
略構成図、第２図は本発明一実施例におけるフロー・チ
ャート、である。 図中、■はアナログ出力の決定に必要なデータ、２はマ
イクロ・コンピュータ、３はカウント・アップ出力、４
はカウント・ダウン出力、５はリセット出力、６はアッ
プ・ダウン・カウンタ、７はデジタル・パラレル・デー
タ、８はＤ／Ａコンバータ、９はアナログ出力、である
。 出　願　大　阪神エレクトリック株式会社〆一一゛ 代　理　人　福　１）　賢　＝ｔパ；パ１゛＋＋ｉ＋７
ｊ　・ノ

Claims (1)

1. 【特許請求の範囲】 制御すべきアナログ量の決定に必要なデータを取込み、
   該データに基づき予め定めた演算を施す機能を持たせた
   マイクロ・コンピュータを用いてＤ／Ａコンバータを制
   御するＤ／Ａコンバータ制御方法であって、 上記マイクロ・コンピュータ中において、今回の上記演
   算結果と前回の演算結果との差を取り、該差の符号及び
   その絶対値に応じ、アップ・ダウン・カウンタを選択的
   にカウント・アップ乃至カウント・ダウンさせ、該アッ
   プ・ダウン・カウンタの出力としての上記今回の演算結
   果に対応したデジタル・パラレル・データにより、上記
   Ｄ／Ａコンバータを制御することを特徴とするＤ／Ａコ
   ンバータ制御方法。