JPS60101928A - エピタキシヤル層の形成方法 - Google Patents
エピタキシヤル層の形成方法Info
- Publication number
- JPS60101928A JPS60101928A JP59149819A JP14981984A JPS60101928A JP S60101928 A JPS60101928 A JP S60101928A JP 59149819 A JP59149819 A JP 59149819A JP 14981984 A JP14981984 A JP 14981984A JP S60101928 A JPS60101928 A JP S60101928A
- Authority
- JP
- Japan
- Prior art keywords
- pressure
- autodoping
- epitaxial layer
- arsenic
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/15—Diffusion of dopants within, into or out of semiconductor bodies or layers from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/916—Autodoping control or utilization
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はバイポーラ・トランジスタのエピタキシャル付
着方法に関するものであって、さらに詳細に述べれば、
エピタキシャル成長工程に於いて。
着方法に関するものであって、さらに詳細に述べれば、
エピタキシャル成長工程に於いて。
バイポーラ装置の性能および洩れを制限した収率（洩れ
制限収率）を最大にするための圧力の選択に関するもの
である。
制限収率）を最大にするための圧力の選択に関するもの
である。
［従来技術］
不純物イオンのオートドーピングは、エピタキシャル層
を設ける基板の“埋込み層″と呼ばれる不純物領域から
のイオンを混合することにより。
を設ける基板の“埋込み層″と呼ばれる不純物領域から
のイオンを混合することにより。
成長するエピタキシャル層に生じる。特に、ヒ素のオー
トドーピングは減圧エピタキシャル成長により、減少さ
せることができることが知られている。これは、米国特
許第３７６５９６０号明細書に開示されている。また、
オー１へドーピングは、オー１−ドーピング源の面積の
関数であること、およびホウ素のオー１−ドーピングは
、付着圧力を減少すると増加するのに対し、ヒ素のオー
トドーピングは圧力を増加すると増加することが知られ
ている。これは、Ｉ Ｂ Ｍ Ｔｅｃｈｎｉｃａｌ Ｄ
ｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ Ｖｏ ｎ 、
２４、Ｎｏ、３、Ｐ、１７３１に、Ａ、 Ｋ、Ｇａ１ｎ
ｄらの“Ｅｌｉｍｉｎａｔｉｎｇ Ｂｏｒｏｎ ａｎｄ
Ａｒｓｅｎｉｃ Ａｕｔｏｄｏｐｉｎｇ Ｔｈｒｏｕｇ
ｈ Ｒｅｄｕｃｅｄ Ｐｒｅｓｓｕｒｅ ”と題する論
文中に述べられている。これには、ホウ素またはヒ素を
ブランケット拡散させたテスト・ウェハを、減圧エピタ
キシャル付着リアクタに入れて行ったオートドーピング
の実験結果が記載されている。
トドーピングは減圧エピタキシャル成長により、減少さ
せることができることが知られている。これは、米国特
許第３７６５９６０号明細書に開示されている。また、
オー１へドーピングは、オー１−ドーピング源の面積の
関数であること、およびホウ素のオー１−ドーピングは
、付着圧力を減少すると増加するのに対し、ヒ素のオー
トドーピングは圧力を増加すると増加することが知られ
ている。これは、Ｉ Ｂ Ｍ Ｔｅｃｈｎｉｃａｌ Ｄ
ｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ Ｖｏ ｎ 、
２４、Ｎｏ、３、Ｐ、１７３１に、Ａ、 Ｋ、Ｇａ１ｎ
ｄらの“Ｅｌｉｍｉｎａｔｉｎｇ Ｂｏｒｏｎ ａｎｄ
Ａｒｓｅｎｉｃ Ａｕｔｏｄｏｐｉｎｇ Ｔｈｒｏｕｇ
ｈ Ｒｅｄｕｃｅｄ Ｐｒｅｓｓｕｒｅ ”と題する論
文中に述べられている。これには、ホウ素またはヒ素を
ブランケット拡散させたテスト・ウェハを、減圧エピタ
キシャル付着リアクタに入れて行ったオートドーピング
の実験結果が記載されている。
［発明が解決しようとする問題点］
横方向の４−１〜ドーピングを減少させるためには、各
ウェハに最適のエピタキシャル付着圧力を必要とするこ
とが推測されていたが、付着圧力とデバイス・ウェハ処
理の他のパラメータとの相関関係が従来知られていなか
ったので、オートドーピングを最少にすることは、漠然
とした技術的目標に過ぎなかった。本発明はサブコレク
タの面積対分離拡散部の面積の比の関数としての最適範
囲の低いエピタキシャル付着圧力によって最良のデバイ
ス性能及び収率を提供する事を目的とするものである。
ウェハに最適のエピタキシャル付着圧力を必要とするこ
とが推測されていたが、付着圧力とデバイス・ウェハ処
理の他のパラメータとの相関関係が従来知られていなか
ったので、オートドーピングを最少にすることは、漠然
とした技術的目標に過ぎなかった。本発明はサブコレク
タの面積対分離拡散部の面積の比の関数としての最適範
囲の低いエピタキシャル付着圧力によって最良のデバイ
ス性能及び収率を提供する事を目的とするものである。
［問題点を解決するための手段］
第１図のプロットによる減圧（７６０トル未満）の値に
従い、所定の予備焼付（プリベーク）条件及び付着条件
の下で所定のヒ素サブコレクタおよびホウ素分離領域を
有するエピタキシャル・シリコンを、シリコン基板上に
付着させる。これにより、付着したエピタキシャル層に
於いて形成されたバイポーラ・デバイスの洩れを制限し
た収率（ｌｅａｋａｇｅ １１ｍ１ｔｅｄ ｙｉｅｌｄ
・・”ＬＬＹ）およびデバイスの性能が最大となる。
従い、所定の予備焼付（プリベーク）条件及び付着条件
の下で所定のヒ素サブコレクタおよびホウ素分離領域を
有するエピタキシャル・シリコンを、シリコン基板上に
付着させる。これにより、付着したエピタキシャル層に
於いて形成されたバイポーラ・デバイスの洩れを制限し
た収率（ｌｅａｋａｇｅ １１ｍ１ｔｅｄ ｙｉｅｌｄ
・・”ＬＬＹ）およびデバイスの性能が最大となる。
収率および性能の向上によって、エピタキシャル付着前
に、基板中にヒ素およびホウ素が存在することによるヒ
素およびホウ素のオートドーピング効果を最少にするこ
とができる。上述の付着圧力は、予備焼付の温度、圧力
および時間条件、ならびに付着源、成長速度および温度
条件により、予知することができる。
に、基板中にヒ素およびホウ素が存在することによるヒ
素およびホウ素のオートドーピング効果を最少にするこ
とができる。上述の付着圧力は、予備焼付の温度、圧力
および時間条件、ならびに付着源、成長速度および温度
条件により、予知することができる。
［実施例］
バイポーラ・トランジスタ・デバイスは、サブコレクタ
および分離領域を有する半導体基板上にエピタキシャル
層を付着させる場合、オートドーピング効果によって、
漏れ制限収率および性能の低下を呈することが知られて
いる。周知のごとく、サブコレクタおよび分離領域は、
別個のイオン注入もしくは拡散工程によって所定の位置
に局所的に各基板に形成される。このサブコレクタ領域
は、成長するエピタキシャル層のデバイス領域に外方拡
散し、これによって後にエピタキシャル層に於いて形成
されるバイポーラ・トランジスタのコレクタ接点領域の
抵抗が低くなる。分離領域は通常各バイポーラ・トラン
ジスタを囲む埋設酸化物領域の下に設けられ、他ρトラ
ンジスタとの電気的絶縁部となる。この分離領域は、一
般に埋設酸化物の下のチャネル・ストップとして用いら
れるのは周知のとおりである。
および分離領域を有する半導体基板上にエピタキシャル
層を付着させる場合、オートドーピング効果によって、
漏れ制限収率および性能の低下を呈することが知られて
いる。周知のごとく、サブコレクタおよび分離領域は、
別個のイオン注入もしくは拡散工程によって所定の位置
に局所的に各基板に形成される。このサブコレクタ領域
は、成長するエピタキシャル層のデバイス領域に外方拡
散し、これによって後にエピタキシャル層に於いて形成
されるバイポーラ・トランジスタのコレクタ接点領域の
抵抗が低くなる。分離領域は通常各バイポーラ・トラン
ジスタを囲む埋設酸化物領域の下に設けられ、他ρトラ
ンジスタとの電気的絶縁部となる。この分離領域は、一
般に埋設酸化物の下のチャネル・ストップとして用いら
れるのは周知のとおりである。
サブコレクタ（ヒ素拡散域）および分離領域（ホウ素拡
散域）の存在により、エピタキシャル層の付着中にオー
１−ドーピングが生じる。ヒ素のオートドーピングが過
度になると、近接したトランジスタ間において、サブコ
レクタと基板の間のキャパシタンス（ＣＣ８２）が増大
し、デバイスのスイッチング速度が低下し、したがって
性能が低下する。ホウ素のオートドーピングが過度にな
った場合も、デバイスの性能に悪影響を与え、さらに洩
れ制限収率（ＬＬＹ）も低下する。
散域）の存在により、エピタキシャル層の付着中にオー
１−ドーピングが生じる。ヒ素のオートドーピングが過
度になると、近接したトランジスタ間において、サブコ
レクタと基板の間のキャパシタンス（ＣＣ８２）が増大
し、デバイスのスイッチング速度が低下し、したがって
性能が低下する。ホウ素のオートドーピングが過度にな
った場合も、デバイスの性能に悪影響を与え、さらに洩
れ制限収率（ＬＬＹ）も低下する。
第２図の断面図は、大気圧付近でのエピタキシャル層付
着条件下におけるホウ素１およびヒ素２のオートドーピ
ングによる性能への影響を説明する図である。トランジ
スタの性能は、２つの主要なキャパシタンス要素、すな
わちサブコレクタ・ベース間のキャパシタンス（Ｃ：Ｃ
Ｂ）およびコレクタ・分離領域間のキャパシタンス（Ｃ
ＣＳ２）を低くすることにより向上する。エピタキシャ
ル層付着の際の圧力を下げると、ｎ型不純物のオー１−
ドーピングが少くなり、これによってキャパシタンスが
低下する。Ｃｃｅはベースとサブコレクタの間に存在す
る電気的に活性なヒ素により決定される。
着条件下におけるホウ素１およびヒ素２のオートドーピ
ングによる性能への影響を説明する図である。トランジ
スタの性能は、２つの主要なキャパシタンス要素、すな
わちサブコレクタ・ベース間のキャパシタンス（Ｃ：Ｃ
Ｂ）およびコレクタ・分離領域間のキャパシタンス（Ｃ
ＣＳ２）を低くすることにより向上する。エピタキシャ
ル層付着の際の圧力を下げると、ｎ型不純物のオー１−
ドーピングが少くなり、これによってキャパシタンスが
低下する。Ｃｃｅはベースとサブコレクタの間に存在す
る電気的に活性なヒ素により決定される。
（垂直オートドーピング）。ＣｃＢ２キャパシタンスは
Ｐ１分離領域とサブコレクタ間の電気的に活性なヒ素お
よびホウ素により決定される。（水平オートドーピング
）。エピタキシャル層付着圧力を低下させると、ヒ素す
なわちｎ型のオートドーピングが減少するが、ホウ素す
なわちｐ型のオートドーピングは増加する。
Ｐ１分離領域とサブコレクタ間の電気的に活性なヒ素お
よびホウ素により決定される。（水平オートドーピング
）。エピタキシャル層付着圧力を低下させると、ヒ素す
なわちｎ型のオートドーピングが減少するが、ホウ素す
なわちｐ型のオートドーピングは増加する。
エピタキシャル層付着時のヒ素およびホウ素のオートド
ーピングの量を制御するため、減圧（大気圧以下の）条
件でエピタキシャル層を付着させる方法が注目されてい
る。本発明によれば、洩れ制限収率およびデバイスの性
能を向上させるため、付着条件を一定に保って、予備焼
付条件をまず最適化する。このパラメータの概略は第３
図に示すとおりである。予備焼付は、水素雰囲気中でエ
ピタキシャル層を付着させる前に、ヒ素のサブコレクタ
およびホウ素の分離領域を有する基板を処理することを
いう。温度約１１２５℃ないし約１１５０℃で、約１０
−２０分間予備焼付を行った場合、第１図の斜線部に示
す減圧（７６０トル以下）にすると良好な結果が得られ
ることがわかった。
ーピングの量を制御するため、減圧（大気圧以下の）条
件でエピタキシャル層を付着させる方法が注目されてい
る。本発明によれば、洩れ制限収率およびデバイスの性
能を向上させるため、付着条件を一定に保って、予備焼
付条件をまず最適化する。このパラメータの概略は第３
図に示すとおりである。予備焼付は、水素雰囲気中でエ
ピタキシャル層を付着させる前に、ヒ素のサブコレクタ
およびホウ素の分離領域を有する基板を処理することを
いう。温度約１１２５℃ないし約１１５０℃で、約１０
−２０分間予備焼付を行った場合、第１図の斜線部に示
す減圧（７６０トル以下）にすると良好な結果が得られ
ることがわかった。
任意の基板のための規定の圧力は、その基板のサブコレ
クタと分離領域の面積比により異なる。
クタと分離領域の面積比により異なる。
予備焼付操作に引続いて、あらかじめ水素と混合した四
塩化シリコンをエピタキシャル層付着室に導入する。被
膜の抵抗率を０．１−０．３Ω−■の範囲内にするため
、アルシンを使用する。成長速度は毎分約０．０５ない
し約０．５μｍの範囲内とし、付着温度は第３図に示す
ように、約１１２５℃、ないし約１１５０℃の範囲とす
る。エピタキシャル層の付着圧力は、サブコレクタと分
離領域の面積比により、第１図の斜線部の７６０トル以
下に設定する。
塩化シリコンをエピタキシャル層付着室に導入する。被
膜の抵抗率を０．１−０．３Ω−■の範囲内にするため
、アルシンを使用する。成長速度は毎分約０．０５ない
し約０．５μｍの範囲内とし、付着温度は第３図に示す
ように、約１１２５℃、ないし約１１５０℃の範囲とす
る。エピタキシャル層の付着圧力は、サブコレクタと分
離領域の面積比により、第１図の斜線部の７６０トル以
下に設定する。
第１図の斜線部に示す圧力より高い付着圧力を選んだ場
合は、圧力を７６０トルにした場合に比較して、ヒ素の
オートドーピングは増加し、キャパシタンス成分ＣＣＢ
は１８％、ｃ ｃｓ、は３０％増加して、トランジスタ
のスイッチング速度が低下する。第１図の斜線部に示す
圧力より、付着圧力が低い場合は、ホウ素のオートドー
ピングが増加し、この場合もＣＣ３ｚが増大してトラン
ジスタのスイッチング速度が低下する１、たとえば、サ
ブコレクタと分離領域の比が０．６５の場合、第１図に
示す最適圧力より約４０トル低い圧力を使用すると、ｃ
ｃＳ、は約４０％増大する。また、第１図の斜線部に
示す最適圧力以上または以下の圧力を使用すると、洩れ
制限収率も低下する。７６０トルにおける標準エピタキ
シャル層付着プロセスの場合は、この低下は約５−７％
である。最適圧力より低い場合、低下は約１０％となる
。
合は、圧力を７６０トルにした場合に比較して、ヒ素の
オートドーピングは増加し、キャパシタンス成分ＣＣＢ
は１８％、ｃ ｃｓ、は３０％増加して、トランジスタ
のスイッチング速度が低下する。第１図の斜線部に示す
圧力より、付着圧力が低い場合は、ホウ素のオートドー
ピングが増加し、この場合もＣＣ３ｚが増大してトラン
ジスタのスイッチング速度が低下する１、たとえば、サ
ブコレクタと分離領域の比が０．６５の場合、第１図に
示す最適圧力より約４０トル低い圧力を使用すると、ｃ
ｃＳ、は約４０％増大する。また、第１図の斜線部に
示す最適圧力以上または以下の圧力を使用すると、洩れ
制限収率も低下する。７６０トルにおける標準エピタキ
シャル層付着プロセスの場合は、この低下は約５−７％
である。最適圧力より低い場合、低下は約１０％となる
。
斜線で示す圧力以下の圧力を使用した場合の洩れ制限収
率（ＬＬＹ）の低下は、ホウ素のオートドーピングによ
り、ベースから分離領域へおよびベースからコレクタへ
の洩れを生ずるためである。
率（ＬＬＹ）の低下は、ホウ素のオートドーピングによ
り、ベースから分離領域へおよびベースからコレクタへ
の洩れを生ずるためである。
この機構は第４図に示すとおりである。最低圧力の値を
制限するもうひとつの要素は、多孔質のサセプタからの
微爪の全屈不純物および吸収ガス（０２、ＣＯ２等）の
ガスの放出である。これにより、エピタキシャル被膜内
の結晶学上の欠陥によって、洩れ制限収率が低下する。
制限するもうひとつの要素は、多孔質のサセプタからの
微爪の全屈不純物および吸収ガス（０２、ＣＯ２等）の
ガスの放出である。これにより、エピタキシャル被膜内
の結晶学上の欠陥によって、洩れ制限収率が低下する。
これは、第１図に示すように、通常８０１−ル未濶の圧
力で生じる。
力で生じる。
エピタキシャル層付着後、先ず分離を行った場合は、サ
ブコレクタと分離領域の比が無限大となり、最適圧力は
第１図に示すように、８０トルとなる。
ブコレクタと分離領域の比が無限大となり、最適圧力は
第１図に示すように、８０トルとなる。
［発明の効果コ
以上のごとく、本発明によってデバイスの性能及び収率
の最適化が実現される。
の最適化が実現される。
第１図は、本発明による最適エピタキシャル減圧と、付
着前の基板中のサブコレクタ及び分離領域の面積比をプ
ロットしたものである。 第２図は、オートドーピングの性能に与える影響を示す
トランジスタの断面図である。 第３図は、本発明による減圧エピタキシャル析出の使用
に関する主要パラメータを示す図である。 第４図は、オー１〜ドーピングの、洩れ制限収率（Ｌ
Ｌ Ｙ）に与える影響を示すトランジスタの断面図であ
る。 １・・・・ホウ素、２・・・・ヒ素。 第４図 サブコレクタ対合ＩＩＬ部の面利Ｕヒ 第２図
着前の基板中のサブコレクタ及び分離領域の面積比をプ
ロットしたものである。 第２図は、オートドーピングの性能に与える影響を示す
トランジスタの断面図である。 第３図は、本発明による減圧エピタキシャル析出の使用
に関する主要パラメータを示す図である。 第４図は、オー１〜ドーピングの、洩れ制限収率（Ｌ
Ｌ Ｙ）に与える影響を示すトランジスタの断面図であ
る。 １・・・・ホウ素、２・・・・ヒ素。 第４図 サブコレクタ対合ＩＩＬ部の面利Ｕヒ 第２図
Claims (1)
- 所定の面積比を呈するヒ素サブコレクタ領域およびホウ
素分１ｌＪ１１領域を設けたシリコン基板を、１１２５
℃ないし１１５０℃の温度、１０分ないし２０分間並び
に１気圧以下の圧力対上記面積比についてプロワ１−シ
たヒ素のオー１〜ドーピング曲線及びホウ素のオートド
ーピング曲線によって包囲さ九る領域の圧力でベークし
、四塩化シリコンを用いて、上記の温度範囲、毎分０．
０５ないし０゜５ミクロンの範囲の成長速度並びに上記
２つのオートドーピング曲線によって包囲される領域内
の圧力でもって、エピタキシャル・シリコンを付着させ
ることを特徴とするエピタキシャル層の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/543,555 US4504330A (en) | 1983-10-19 | 1983-10-19 | Optimum reduced pressure epitaxial growth process to prevent autodoping |
| US543555 | 2006-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60101928A true JPS60101928A (ja) | 1985-06-06 |
| JPH0526326B2 JPH0526326B2 (ja) | 1993-04-15 |
Family
ID=24168529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59149819A Granted JPS60101928A (ja) | 1983-10-19 | 1984-07-20 | エピタキシヤル層の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4504330A (ja) |
| EP (1) | EP0139990B1 (ja) |
| JP (1) | JPS60101928A (ja) |
| DE (1) | DE3476492D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185061A (ja) * | 1987-01-28 | 1988-07-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01161826A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 気相エピタキシャル成長法 |
| FR2766845B1 (fr) * | 1997-07-31 | 1999-10-15 | Sgs Thomson Microelectronics | Procede d'epitaxie sur un substrat de silicium comprenant des zones fortement dopees a l'arsenic |
| US6612240B1 (en) | 2000-09-15 | 2003-09-02 | Silverbrook Research Pty Ltd | Drying of an image on print media in a modular commercial printer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159171A (en) * | 1978-06-05 | 1979-12-15 | Ibm | Method of forming epitaxial silicon layer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3669769A (en) * | 1970-09-29 | 1972-06-13 | Ibm | Method for minimizing autodoping in epitaxial deposition |
| US3765960A (en) * | 1970-11-02 | 1973-10-16 | Ibm | Method for minimizing autodoping in epitaxial deposition |
| US4263336A (en) * | 1979-11-23 | 1981-04-21 | Motorola, Inc. | Reduced pressure induction heated reactor and method |
-
1983
- 1983-10-19 US US06/543,555 patent/US4504330A/en not_active Expired - Fee Related
-
1984
- 1984-07-20 JP JP59149819A patent/JPS60101928A/ja active Granted
- 1984-08-23 EP EP84110058A patent/EP0139990B1/en not_active Expired
- 1984-08-23 DE DE8484110058T patent/DE3476492D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159171A (en) * | 1978-06-05 | 1979-12-15 | Ibm | Method of forming epitaxial silicon layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0526326B2 (ja) | 1993-04-15 |
| EP0139990A2 (en) | 1985-05-08 |
| EP0139990B1 (en) | 1989-01-25 |
| US4504330A (en) | 1985-03-12 |
| DE3476492D1 (en) | 1989-03-02 |
| EP0139990A3 (en) | 1985-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153920A (en) | Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| JP4117914B2 (ja) | 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層 | |
| US6316818B1 (en) | Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process | |
| JPH0697666B2 (ja) | マルチレベル・エピタキシャル構造を用いた半導体デバイス構造体及びその製造方法 | |
| JPH04230037A (ja) | インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ | |
| US4859626A (en) | Method of forming thin epitaxial layers using multistep growth for autodoping control | |
| US4992846A (en) | Polycrystalline silicon active layer for good carrier mobility | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JP2855919B2 (ja) | 半導体装置およびその製造方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| US4404048A (en) | Semiconductor device manufacture | |
| US5146304A (en) | Self-aligned semiconductor device | |
| US4164436A (en) | Process for preparation of semiconductor devices utilizing a two-step polycrystalline deposition technique to form a diffusion source | |
| JPS60101928A (ja) | エピタキシヤル層の形成方法 | |
| US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| US7060582B2 (en) | Adjusting the germanium concentration of a semiconductor layer for equal thermal expansion for a hetero-junction bipolar transistor device | |
| JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
| EP0289246A1 (en) | Method of manufacturing MOS devices | |
| JP2848404B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法 | |
| JPH04286163A (ja) | 半導体基板の製造方法 | |
| US5159429A (en) | Semiconductor device structure employing a multi-level epitaxial structure and method of manufacturing same | |
| JPH0196923A (ja) | エピタキシャル成長方法 | |
| JPS62128563A (ja) | 半導体素子とその製造方法 | |
| JPH0249019B2 (ja) |