JPS60116146A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は新規な半導体装置の製造方法、特に熱酸化膜に
より半導体素子領域間を分離してなる半導体装置を製造
する方法に関するものであり、バードビークを少なくし
、半導体表面をより平坦にすることのできる新規な半導
体装置の製造方法を提供しようとするものである。

背景技術とその問題点 モノリシックＩＣの半導体素子間を分離する方法として
ナイトライド膜を酸化マスクとして半導体表面を選択的
に酸化し、この選択酸化により形成された酸化膜により
半導体素子間を絶縁する方法がある。この種の技術はＬ
ＯＧＯ３（Ｌｏｃａｌ　０ｘｉｄａｔｉｏｎ　ｏｆ　Ｓ
ｔ　Ｌｉｃ。

ｎ）と称されるが、選択酸化膜にバードビークやバード
ヘッドが生じるとう問題がある。特にＩＣの高集積化を
図るうえでバードビーク及びバードヘッドを小さくする
ことは不可欠である。そのため、バードビーク等を小さ
くする方法が数多く提案されているか、そのなかで比較
的子れていると考えられる方法としテｓＷＡＭＩ　（Ｓ
　ｉｄ　ｅ　Ｗａｌｌ　Ｍａｓｋｅｄ　ｌ５ｏｌａｔｉ
ｏｎ）方法がある。このＳＷＡＭＩ方法は酸化マスクと
しＬＰＧＶＤＳｉＮ膜を用いるものであり、この方法を
第１図（Ａ）〜（Ｈ）に従って説明する。

（Ａ）　先ｆ、単結晶シリコンからなる半導体基板ａの
表面にシリコン酸化膜（Ｓ　ｉ　０２膜、ＩＩ！２厚例
えば３００人）ｂを形成し、該シリコン酸化ＩＩりｂの
表面にナイトライＭｌ！Ｊ　（Ｓ　ｉ　３　Ｎ４膜、膜
厚例えば１０００人）Ｃを形成する。そして、該ナイト
ライド膜Ｃの表面にレジスト膜ｄを選択に形成する。こ
のレジスト膜ｄはその側面が適宜な角度（α）傾斜する
ように形成する。

（Ｂ）次に、上記レジスト膜ｄをマスクとしてＲＩＥ（
リアクティブイオンエツチング）によりナイトライド膜
Ｃ、シリコン酸化膜すを除去し、更には半導体装置ａの
表面をエツチングする。ＲＩＥによれば、サイドエツチ
ングが少ないが、エツチングの過程でマスクであるレジ
ストｌ！Ｊ　ｄの側面が徐々に侵略されてゆくため半導
体基板ａのマスクされた部分、即ち、半導体素子形成領
域ｅの側面には適当の傾斜ができる。この側面が半導体
基板ａに対して垂直になるようにするよりも適当な傾斜
ができるようにした方が半導体素子形成領域ｅ側面の結
晶欠陥を少なくすることができ、好ましいことが確認さ
れている。

その後、チャンネルストップ用イオンインプランテーシ
ョンを行う。第１図（Ｂ）のｆはチャンネルストップ用
のイオン打込層を示す。

（Ｃ）次に、半導体基板ａに対して加熱酸化処理を施し
て第２のシリコン酸化膜（膜厚例えば３００人）ｇを形
成し、その後、ＣＶＤ法により半導体基板８表面に第２
のナイトライド膜（膜厚例えば１５０人）ｈを形成する
。

（Ｄ）次に、半導体基板８表面にＣＶＤ法によりシリコ
ン酸化膜（膜厚例えば３０００人）ｉを形成する。

（Ｅ）次に、半導体素子形成領域ｅの側面にのみ次のナ
イトライド膜りを残存させるためのＲＩＥによるエツチ
ングを行う。このエツチングにより除去するのは前記シ
リコン酸化膜ｉ及び第２のナイトライド膜りである。こ
のＲＩＥによるエツチングによればサイド方向への侵食
が比較的少ないので、シリコン酸化膜ｉのうち半導体素
子形成領域ｅの側面に位置する部分は残存し、半導体素
子形成領域のｅ側面の第２のナイトライド膜りを完全に
マスクする。従って、その第２のナイトライド膜りが侵
食されるのを確実に防止することができる。

尚、このエツチングにより、半導体基板８表面の第２の
シリコン酸化膜（膜厚３００人）ｇも例えば１５０人程
度除去される。

（Ｆ）次に、フッ酪ＨＦによりエツチングをして半導体
基板ａ上の第２のシリコン醇化Ｈｇ及び半導体素子形成
領域ｅ側面のシリコン酸化膜ｉを除去する。

（Ｇ）次に、半導体基板ａ、表面をナイトライ）・Ｄｉ
　Ｃ及びｈをマスクとして加熱酸化することにより素子
分離用シリコン酸化層ｊを形成する。この加熱酸化によ
り酸化される部分は体積が増加するのでシリコン酸化層
ｊの表面が高くなり、この高さが半道体車子ｅの表面の
高５に等しくなるまで加熱酸化が行われる。

そして、この加熱酸化によって半導体素子形成領域ｅの
傾斜した側面に形成された第２のナイトライド膜りの下
側の部分も酸化され、その酸化部の体積も増加する。こ
の体積の増加は第２のナイトライド膜りの下端部下にお
いて激しく、上端部下、即ち、第１のナイトライド膜Ｃ
と接触する端部下になる程度体積増加は少なくなる。従
って、第２のナイトライド膜りはその上端部を基点とし
て裾が開くように隆起せしめられ、下端部の位置が上端
部と略同じ高さまで上昇する。

（Ｈ）その後、半導体基板８表面上のナイトライド膜Ｃ
，ｈ及びシリコン酸化膜す、ｊをエツチングして半導体
素子形成領域８表面を露出させる。

この方法は、半導体基板の表面の選択酸化をする部分を
予め適宜な厚さカニ・ソチングしておき選択酸化したと
きその選択酸化により形成されたシリコン酸化膜ｊの表
面の高さが半導体素子形成領域ｅの表面の高さと同じに
なるようにするとｌ、％う特徴と共に、上記半導体基板
ａの表面エツチング処理後半導体素子形成領域ｅの側面
を第２のナイトライド膜りによりマスクしてその酸化を
防止してバードビークが生じないようにするという特徴
を有している。

しかしながら、この方法によっても半導体基板ａの表面
を完全に平坦化することはできなかった。というのは、
選択酸化により裾の部分が開くように隆起せしめられた
第２のナイトライド烏ｅには窪みｋが生じてしまうから
である。そして、その窪みｋは第１図（Ｈ）に示すエツ
チング工程を終えてもなくなることはない。従って、そ
の窪みｋを略完全になくすためには例えばＣＶＤ法によ
りシリコン酸化膜を形成し、そのシリコン酸化膜を窪み
ｋに埋め込むというような処理か必要となる。又、この
ＳＷＡＭＩ法では半導体基板８表面を半導体素子形成領
域ｅ側面にテーパーがつくように選択的にエツチングし
、その後そのテーパーのついた側面のみに第２のナイト
ライド膜りを形成するが、その半導体素子形成領域ｅの
側面の傾斜角度をコントロールすることは非常に難しく
、再現性が悪いという問題がある。そして、製造工程数
が多いため、コスト増を招くということもＳＷＡＭＩ法
の大きな欠点であった。

発明の目的 本発明は上記問題を解決すべく為されたもので、製造工
程が少なく選択酸化によるバードビークがなく、しかも
半導体表面を略完全に平坦化することのできる新規な半
導体装置の製造方法を提供することを目的とする。

発明の概要 上記目的を達成するため本発明半導体装置の製造方法は
、半導体基板の表面に薄いシリコン酸化膜を形成し、該
シリコン酸化膜表面上に窒化膜を形成し、該窒化膜上に
所定のパターンを有するレジスＩ・膜を形成し、該レジ
スト膜をマスクとして異方性エツチングにより上記窒化
膜、上記シリコン酸化膜及び半導体基板表面を除去し、
上記窒化膜をマスクとして半導体基板表面を酸化するこ
ｋにより素子分離用のシリコン酸化膜を形成し、上記窒
化膜を除去した後半導体基板を犠牲酸化し、その半導体
基板表面のシリコン酸化膜をエツチングすることを特徴
とする。

実施例 以下に、本発明半導体装置の製造方法を添附図面に示し
た実施例に従って詳細に説明する。

第２図（Ａ）乃至（Ｆ）は本発明半導体装置の製造方法
の実施の一例を工程順に示す半導体基板の断面図である
。

（Ａ）半導体基板１の表面を加熱酸化（酸化温度約９０
０℃）することによりきわめて薄いシリコン酸化膜（膜
厚１０〜３０人、例えば１３人）２を形成し、該シリコ
ン酸化膜２表面上にナイトライド膜（膜厚１０００〜１
５００人）をＬＰＣＶＤ法（温度７００℃）により形成
し、該ナイトライド膜３表面上にレジシト膜４を選択的
に形成する。シリコン酸化膜２は後の選択酸化に際して
マスクとなるナイトライド膜３に対するパッドとなるも
のであり、そのシリコン酸化膜２の膜厚を厚くする程半
導体基板１表面に発生する結晶欠陥の量を少なくするこ
とができるが、その反面において膜厚を厚くする程選択
酸化により生じるバードビーク、バードヘッドが大きく
なる。従って、結晶欠陥が許容範囲でとどまる限度でシ
リコン酸化膜２の膜厚を薄くすることが望ましく、本実
施例においては１０〜３０人ときわめて膜厚が薄くされ
ている。

尚、この膜厚を薄くすることが、後の工程で後述する犠
牲酸化をしその後頁にエツチングした場合に生じるバー
ドビークをより小さくする。

（Ｂ）上記レジスト膜４をマクスとして例えばＲＩＥ法
によりナイトライド膜３、シリコン酸化膜２及び半導体
基板１表面の異方性エツチングを行う。この異方性エツ
チングは元来サイドエツチング量が少ないものであるが
、シリコン酸化膜２の膜厚が非常に薄いのでそのシリコ
ン酸化膜２は若干サイドエツチングされる。その後、ア
ンモニア北本等で半導体基板１を洗浄処理し、しかる後
チャンネルストッパを形成するためのイオンインプラチ
ージョンを行う。５はそのイオンインプラチージョンに
より形成されたチャンネルストッパを為すイオン打込層
である。

このエツチング工程により半導体基板１表面に選択的に
形成された丘陵状に隆起する形状の半導体素子形成領域
６の側面には適度な傾斜ができ７る。

（Ｃ）ナイトライド膜３をマスクとして高圧酸化処理し
て素分分離用のシリコン酸化１ｔ！Ｊ　７を形成する。

７′はシリコン酸化膜７に生じたバードヘッド、７″は
バードビークである。第３図はバードヘッド７′、バー
ドビーク７″の形成された部分を拡大し、より正確に示
したものである。この第３図においてナイトライド膜３
のパッドとなるシリコン酸化膜２は線としてしか現われ
ていないがこれはその膜厚がきわめて薄いがちである。

そして、そのシリコン酸化膜２が第２図において層とし
て厚くなっているのはシリコン酸化膜２の位置等を解り
易くするためデフォルメしてシリコン酸化膜２を表現し
たためである。

（Ｄ）半導体基板１の表面を選択酸化する工程が終ると
、その選択酸化の際にマスクとして用いたナイトライド
膜３を除去し、その後、犠牲酸化をする。８は犠牲酸化
により形成された犠牲酸化膜で、例えば、１００ＯＡ程
度の膜厚を有している。この犠牲酸化は素子分離用のシ
リコン酸化膜７の表面を平坦化するため行うものである
。

即ち、シリコン酸化膜７が形成された状態の半導体基板
１に対して加熱酸化した場合、酸化膜７の厚い部分程成
長が遅いのに対して薄い部分の酸化膜の成長が速い。そ
の結果、シリコン酸化膜７表面の平坦度がより高まるの
である。尚、この犠牲酸化によりホワイトリボンによる
不良の発生等も防止することができる。

その後、ＣＶＤにより、シリコン酸化膜９（膜　″厚１
０００Ａ以上例えば３０００Ａ）を形成する。

尚、このシリコン酸化膜９はＣＶＤ法によらずスピンコ
ーティング法により形成するようにしても良い。又、シ
リコン酸化膜９に代えてスピンコーティング法によるレ
ジスト膜を形成するようにしても良い。更には、ＣＶＤ
法によりシリコン酸化膜９を形成したうえでそのシリコ
ン酸化膜９表面上にレジシト膜あるいはシリコン酸化膜
をスピンコーティング法により形成した２層構造にして
も良い。

（Ｅ）次に、イオンミリングにより半導体基板１表面上
のシリコン酸化膜（犠牲酸化膜）９と、シリコン酸化膜
７表面とを斜めエツチングする。このイオンミリングに
よるエツチングは半導体基板１を第４図に示すように斜
めにして行う。即ち、半導体基板１をアルゴンイオンの
投射方向（矢印で示す。）に対して垂直な面ｆａよりも
適宜な角度θ傾けてシリコン酸化膜７のバードヘッド７
′等表面の突起を削るようにしてエツチングする。

その角度θは例えばＩＯ度程度が最も適当であるが、２
０度程度でも平坦化に寄与できることが確認されている
。

このエツチングは犠牲酸化膜８が１００ＯＡの厚さから
５００人の厚さになる程度行う。このエツチングにより
半導体基板１表面はより平坦化される。

尚、上述の（Ｄ）の工程において犠牲酸化膜８の形成後
に形成するシリコン酸化膜９をＣＶＤ法により形成した
場合にはその表面にはやはりバードヘッドによる隆起９
′、９′が生じるので、その隆起９′、９′を取り除く
ためエツチングはイオンミリングにより行うことが好ま
しい。しかし、シリコン酸化Ｗ９をスピンコーティング
により形成した場合あるいはシリコン酸化膜９に代えて
スピンコーティングによりレジシト膜を形成した場合は
表面を非常に平坦にできるので必ずしもエツチングをイ
オンミリングにより行う必要はなくＲＩＥ、スパッタリ
ングあるいはプラズマエツチングに代えても良い。又、
ＣＶＤ法により形成したシリコン酸化ｌ！９の表面にシ
リコン−化膜あるいはレジシト膜をスピンコーティング
により形成し２層構造にした場合も同じく表面を非常に
平坦化することができるの！エツチングをイオンミリン
グにより行うことが必ずしも必要ではない。

（Ｆ）その後、バッファＨＦ液等を用いて半導体基板１
表面を全面的にエツチングしてシリコン酸化膜９、そし
てシリコン酸化膜７の表面を除去することにより半導体
素子形成領域６表面を露出させる。

第５図は半導体素子形成領域６の側部付近を拡大して正
確に示すものであるが、非常に半導体基板１表面が平坦
で、バードヘッドといえるものもバードビークといえる
ものも全く見られない。

又、第１図に示したＳＷＡＭＩ法により形成した場合に
おける窪みｋ［第１図（Ｇ）、（Ｈ）参照）のようなも
のは全く存在していない。

この第２図に示した製造方法によれば、逆択酩化に際し
てマスクとなるナイトライド膜３のパッドとして機能す
るシリコン酸化膜２を例えば１０〜３０Ａと結晶欠陥が
生じない限度できわめて薄くするのでバードビーク７″
をきわめて少なくすることができる。というのは、シリ
コン酸化膜２が厚い程選択酸化の際にナイトライドＩｔ
！　３の下側に侵入する酸素０２の量が増え、それが大
きな７＜−ドビーク７″をつくる原因となるが、本製造
方法ではシリコン酸化膜２を極力薄くしたのでノく−ド
ビーク７″をきわめて小さくすることができる。但し、
この段階ではバードビーク７″が完全になくなるという
わけではない。尚、シリコン酸化膜２を薄くしすぎする
とパッドとしての機能を果すことができなくなるが、１
０八程度以上の膜厚があればバードビーク７″が小さく
とも発生するがその反面において結晶欠陥によって半導
体素子形成領域６表面の状態が悪くなるという問題を回
避することができる。ちなみに、半導体素子形成領域６
表面に形成された素子のＮ（高濃度）Ｐ接合の逆方向の
リーク電流については第６図に示すような実験結果が得
られている。同図において曲線Ａは本実施例による場合
、面線Ｂは第１図に示すＳＷＡＭＩ法による場合、曲線
Ｃは一般のＬｏｃｏｓ法による場合の電圧とリーク電流
との関係を示すものである。尚、各場合に共通してペリ
へり長は１ｍ、接合面積はＯ、’０５　ｃ　ｍ２である
。この第６図から明らかなように、本製造方法によれば
ＳＷＡＭＩ法による程はリーク電流が小さくならないが
、一般のＬＯＣＯＳ法に比較してリーク電流を小さくす
ることができるのでトランジスタ等の特性上に大きな問
題を与えない。

又、本製造方法によれば、選択酸化を終えマスクである
ナイトライド膜３を除いた後犠牲酸化するのでその後の
エツチングによるバードビーク７″の除法が容易となり
、又、シリコン酸化膜７の平坦化が一層すすむ。そして
、例えばアルゴンイオンによるスパッタリング（イオン
ミリング）の特徴を生かして斜めエツチングをするある
いは絶縁膜のスピンコーティングする等の表面の平坦化
に有効な９手段を講じるのでバードヘッド７′のような
隆起を除くことができ、半導体基板ｌの表面を著しく平
坦にすることができる。

そして、本製造方法は第１図に示したＳＷＡＭ面エツチ
ングをした後半導体素子形成領域のテーパーのついた側
面のみに第２のナイトライド膜を存在させるようにする
というようなきわめて再現性の悪い複雑な工程が不要で
あるので、製造工程数が比較的少なくても済み、製造コ
ストを低くすることが可能である。

発明の効果 以上に述べたように、本発明半導体装置の製造方法は、
半導体基板の表面に薄いシリコン酸化膜を形成し、該シ
リコン酸化膜表面上に窒化膜を形成し、該窒化膜上に所
定のパターンを有するレジスト膜を形成し、該レジスト
膜をマスクとして異方性エツチングにより上記窒化ｎり
、上記シリコン酸化膜及び半導体基板表面を除去し、上
記窒化膜をマスクとして半導体基板表面を酸化すること
により素子分離用のシリコン酸化膜を形成し、上記窒化
膜を除去した後半導体基板を犠牲酸化し、その半導体基
板表面のシリコン酸化膜をエツチングすることを特徴と
するものである。

従って、本発明によれば、窒化膜のパッドを為すシリコ
ン酸化膜を薄くすることにより八−ドビーク、バードヘ
ッドを小さくするだけでなく、犠牲酸化により半導体基
板のシリコン酸化膜表面の段差をより小さくしたうえで
エツチング処理するので半導体基板表面を平坦化し、バ
ードビークをきわめて小さくすることができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｈ）は従来の半導体装置の製造方法の
一例を製造工程順に示す半導体基板の断面図、第２図乃
至第６図は本発明半導体装置の製造方法の実施の一例を
説明するためのもので、第２図（Ａ）〜（Ｆ）は製造方
法を製造工程順に示す半導体基板の断面図、第３図は第
２図（Ｃ，）に示す工程の終了段階における半導体素子
形成領域の側部付近を拡大して示す断面図、第４図はイ
オンミリング工程における半導体基板のアルゴンイオン
の投射方向に対する傾きを示す図、第５図は第２図（Ｆ
）に示す工程の終了段階における半導体基板の側部付近
を拡大して示す断面図、第６図は半導体素子形成領域に
形成した素子の接合の逆方向リーク電流と電圧との関係
について本発明方法と他の方法による場合を比較する関
係図であ符号の説明 １・・・半導体基板、　２・拳φシリコン酸化膜、３・
拳・窒化膜、　４・・・レジスト膜、７・・・シリコン
酸化膜、　８・φ・犠牲酸化膜 第１図 ＣＢ） ＜Ｃ＞ ＣＤ） 第１図 （Ｅ） 第２図 （，４） 第２図 （Ｅ） （Ｆ）

Claims (1)

【特許請求の範囲】
1. （１）半導体基板の表面に薄いシリコン酸化膜を形成し
   、該シリコン酸化膜表面上に窒化ＪＩＱを形成し、該窒
   化膜上に所定のパターンを有するレジスト膜を形成し、
   該レジスト膜をマスクとして異方性エツチングにより上
   記窒化Ｈり、上記シリコン酸化膜及び半導体基板表面を
   除去し、上記窒化膜をマスクとして半導体基板表面を酸
   化することにより素子分離用のシリコン酸化膜を形成し
   、上記窒化膜を除去した後半導体基板を犠牲酸化し、そ
   の半導体基板表面のシリコン酸化膜をエツチングするこ
   とを特徴とする半導体装置の製造方法