JPS6016119Y2

JPS6016119Y2 - 電圧選択回路

Info

Publication number: JPS6016119Y2
Application number: JP8485380U
Authority: JP
Inventors: 将之羽方
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1980-06-19
Filing date: 1980-06-19
Publication date: 1985-05-20
Also published as: JPS568340U

Description

【考案の詳細な説明】本考案はレベルの異なる電圧を選択して取出す電圧選択
回路に関する。

近年、例えば電子式卓上計算機、電子時計等においては
その表示部に液晶表示素子が使用され始めているが、複
数桁の液晶表示素子を交番ダイナミック駆動する場合に
は、複数レベル例えば４値レベルの電圧を表示データに
応じて選択して液晶表示素子をはさむ二電極間に供給す
る必要がある。

また、その他例えばインク噴射式印字装置等の電子式印
字装置等においても、文字信号発生回路からＤ−Ａ変換
して印字文字に応じて複数レベルの電圧信号を順次偏向
電極へ出力する必要がある。

しかして、上記のようにレベルの異なる電圧を選択して
取出す従来の電圧選択回路は、第１図に示すように構成
されている。

第１図はＶ。〜Ｖ７の８種の電圧を選択する場合の回路
構成を示すものである。

第１図において１はデコーダで、例えばインバータ２ａ
〜２ｃ、ナンド回路３ａ〜３ｈからなり、各入力端には
、”Ｎ？Ａ１．Ａ２Ｊの電圧選択用制御コード信号が
与えられる。

デコーダ１は与えられたコード信号を解読してナンド回
路３ａ〜３ｈの何れか１つから信号を出力する。

そして、デコード出力のうちナンド回路３ａ〜３ｄの出
力はＰチャンネルＭω型トランジスタ４ａ〜４ｄへ直接
送られ、ナンド回路３ｅ〜３ｈの出力はインバータ５ａ
〜５ｄを介してＮチャンネルＭＯ３型トランジスタ４ｅ
〜４ｈへ送られる。

上記トランジスタ４ａ〜４ｈのソース電極には、それぞ
れレベルの異なる電圧■。

〜Ｖ７が供給され、ドレイン電極は一括して出力端子６
へ接続される。

上記の構成において、コード信号” ＡＯｔＡ１ｔ
んヨが与えられると、デコーダ１は入力コードに従って
ナンド回路３ａ〜３ｈの一つから信号を出力し、対応す
るトランジスタ４ａ〜４ｈの１つをオンさせる。

トランジスタ４ａ〜４ｈの１つがオンすることによって
そのソース電極に与えられている電圧が出力端子６へ表
われる。

このようにしてレベルの異なる電圧Ｖ０〜Ｖ７がコード
信号ｒａ、、、Ａ□、Ａ２ヨによって選択され出力端
子６から出力される。

しかして、上記のように構成された従来の電圧選択回路
では、デコーダ及びこのデコーダ出力によって動作する
ゲート回路が必要であり、構成が複雑となり、更に又、
回路素子数も多くなる。

また、ゲート回路のみがＣ−ＭＯＳ（相補対称形ＭＯ３
）ランジスタ）で構成され、その他の回路にはＣ−ＭＯ
Ｓを使用していないので消費電力が大きいという欠点が
ある。

本考案は上記の点に鑑みてなされたもので、回路構成の
簡易化並びに回路素子数の低減を計り得ると共に消費電
力を少なくできる電圧選択回路を提供することを目的と
する。

以下図面を参照して本考案の実施例を説明する。

第２図は電圧レベルの異なる４種の電圧■。〜Ｖ３を得
る場合の実施例を示すものである。

第２図において１１は第１のゲート回路で、例えばＰチ
ャンネルＭＯＳ型トランジスタｌｌａ、１１ｂからなる
Ｐチャンネルトランジスタ群及びＮチャンネルＭＯ３型
トランジスタｌｌｃ、ｌｌｄからなるＮチャンネルトラ
ンジスタ群の一端を直列接続して（：、−ＭＯ３回路構
戊上巳ている。

また、１２は第２のゲート回路で例えばＰチャンネルＭ
Ｏ３型トランジスタ１２ａ、１２ｂからなるＰチャンネ
ルトランジスタ群及びＮチャンネルＭＯ３型トランジス
タト２Ｃ９１２ｄからなるＮチャンネルトランジスタ群
の一端を直列接続してＣ−ＭＯ３回路構戊上巳ている。

そして、第１のゲート回路１１の前記Ｐチャンネルトラ
ンジスタ群、及びＮチャンネルトランジスタ群のそれぞ
れの他端、つまりトランジスタｌｌａ、ｌｌｄのソース
電極にはそれぞれ被選択電圧Ｖ。

、■３が供給され、第２ゲート回路１２の前記チャンネ
ルトランジスタ群及びＮチャンネルトランジスタ群のそ
れぞれの他端つまりトランジスタ１２ａ、１２ｄのソー
ス電極にはそれぞれ被選択電圧Ｖ、、Ｖ２が供給される
。

また２１ａ、２１ｂは制御信号ン、Ａ□が供給される信
号入力端子で、入力端子２１ａに印加される制御信号Ａ
。

は第１ゲート回路１１のトランジスタｌｌｂ、ｌｉｅの
ゲート電極に与えられると共に、インバータ２２を介し
て第２ゲート回路１２のトランジスタ１２ｂ、１２Ｃの
ゲート電極に与えられる。

一方、入力端子２１ｂに印加される制御信号Ａ１は、第
１、第２のゲート回路１１．１２のトランジスタ１１ａ
、１１ｄ、１２ａ、１２ｄのゲート電極に共通に与えら
れる。

そして、第１、第２のゲート回路１１゜１２のＰチャン
ネルＭＯ３型トランジスタ１１ｂ、１２ｂとＮチャンネ
ルＭＯ３型トランジスタ１１Ｃ９１２Ｃとの接続点が一
括して出力端子２３に接続れる。

なお、制御信号Ａｏ、Ａｔは正論理の“０”信号（Ｌｏ
ｗレベル）の時Ｐチャンネルトランジスタがオンし、正
論理の１“信号（Ｈｉｇｈレベル）の時Ｎチャンネルのトランジスタが
オンするように電位レベルが設定される。

上記の構成において、制御信号Ａ。

、Ａ１が共に４４０９９の場合、第１のゲート回路１１
の電ＩＥＶｏに対するＰチャンネルＭＯ３型トランジス
タ１１ａ、１１ｂが共にオンし、その他の電圧Ｖ１〜Ｖ
３に対してそれぞれ設けられたＰ及びＮチャンネルトラ
ンジスタ群のる対をなすトランジスタ１１Ｃｔ１１
ｄｗ１２ａｔ１２ｂ及び１２ｃ、１２ｄ
の少なくとも一方がオフ状態となる。

このため電圧Ｖ。

がＰチャンネルＭＯ３型トランジスタ群１１ａ、ｌｌｂ
を介して出力端子２３に表われる。

また、制御信号Ａ。

が°ｌ゛でＡ１が“Ｏ゛の場合は、第２ゲート回路１２
の電圧Ｖ１に対するＰチャンネルＭＯ３型トランジスタ
１２ａ、１２ｂがオンし、その他の電［ＥＥＶ。

、Ｖ２．Ｖ３に対してれぞれ設けられたＰ及びＮチャン
ネルトランジスタ群の対をなすトランジスタｌｌａ、ｌ
ｌｂ、１１ｃ、ｌｌｄ及び１２ｃ、１２ｄの少なくとも
一方がオフ状態となり、出力端子２３には電圧ｖ１が表
われる。

以下同様にして制御信号Ａ。が“０゛、Ａ１が１°゛の
場合には電圧Ｖ２が出力され、Ａｏ及びＡ□が共に゛１
パの場合は電圧Ｖ３が出力される。

次表１は第２図の回路における制御信号Ａｏ−Ａｔと選
択される電圧Ｖ。

〜Ｖ３との関係を示す表である。

第３図は電圧レベルの異なる８種の電圧■。

〜■７を得る場合の実施例を示すもので、第１〜第４の
ゲート回路１１〜１４を備え、各ゲート回路１１〜１４
はそれぞれ３個のＰチャンネルＭＯＳ型トランジスタ３
１ａ〜３１ｃ、３２ａ〜３２ｃ、３３ａ〜３３ｃ、３４
ａ〜３４ｃから成る４つのＰチャンネルトランジスタ一
群と３個のＮチャンネルＭＯ３型トランジスタ３１ｄ〜
３１ｆ、３２ｄ〜３２ｆ、３３ｄ〜３３ｆ、３４ｄ〜３
４ｆから威る４つのＮチャンネルトランジスタ一群のそ
れぞれの一端を直列に接続してＣ−ＭＯ３型回路構威構
成ている。

上記各ゲート回路１１〜１４におけるＰチャンネルある
いはＮチャンネルＭＯ３型トランジスタの数は制御信号
のビット数に対応して設定されるものでその数ｎは、電
圧選択数をＮとして場合、２ｎ＝Ｈの関係に設定される
。

従って８種の電圧を選択する場合にはｎ＝３となる。

しかして、各ゲート回路１１〜１４の前記Ｐチャンネル
トランジスタ一群及びＮチャンネルトランジスタ一群の
それぞれの他端には、Ｖｏ〜Ｖ７の被選択電圧がそれぞ
れ供給される。

そして、各ゲート回路１１〜１４のＰチャンネルトラン
ジスタ一群とＮチャンネルトランジスタ一群との接続点
は、一括して出力端子２３へ接続される。

また、各ゲート回路１１〜１４は出力端子２３への接続
点を中心として対称の位置にあるＰチャンネルトランジ
スタとＮチャンネルトランジスタのゲート間が接続され
、さらにその接続点がそれぞれ入出力端子２１ａ〜２１
ｃへ第３図に示すように直接あるいはインバータ２２ａ
、２２ｂを介して接続される。

上記の構成において、制御信号ＡＯ９ＡＩ−Ａ２が全て
０°゛の場合、第１のゲート回路１１の電圧Ｖｏに対す
るトランジスタ３１ａ〜３１ｃが全てオンし、その他の
電圧Ｖ□〜ｖ７に対してそれぞれ３個ずつ設けられてい
るトランジスタはそのうちの少なくとも１つがオフとな
る。

この結果出力端子２３には、電圧■。

がトランジスタ３１ａ〜３１ｃを介して表われる。

また、制御信号Ａ。が“１°゛、Ａ１．Ａ２が“°Ｏ“
°の場合、電圧Ｖ１に対して設けられているトランジス
タ３３ａ〜３３ｅがオンし、その他の電圧Ｖ。

、、■２〜Ｖ７に対して設けられている各トランジスタ
群はそのうちの少なくとも１つのトランジスタがオフと
なる。

この結果出力端子２３には、電圧Ｖ１がトランジスタ３
２ａ〜３２ｃを介して表われる。

以下同様にして制御信号Ａ。

、Ａ□、Ａ２に応じて電圧Ｖ２〜Ｖ７が選択される。

次表２は第３図の回路における制御信号ＡＯ−Ａ４．Ａ
２と選択される電圧Ｖ。

〜Ｖ７との関係を示す表である。

尚上記実施例では各ゲート回路を全てＰチャンネルトラ
ンジスタ群とＮチャンネルトランジスタ群を対応させて
設けたが、任意ゲート回路において１方チヤンネルのト
ランジスタ群を除いてもよく、このようにすると加の数
に限定されず任意数の電圧選択を行わせることができる
。

また、上記実施例で示した被選択電圧とは接地レベルの
ものも含むものである。

更に、上記実施例では、Ｐチャンネル及びＮチャンネル
トランジスタ群を構成するトランジスタの数を両チャン
ネルとも同数設けたが、被選択電圧がかの数ではないと
きには必ずしも同数でなくてもよいことばもちろんであ
る。

以上述べたように本考案によれば、ゲート回路のみによ
って複数の電圧を選択し得る電圧選択回路を構成できる
ので構成を簡易化できる。

しかも各ゲート回路はＣ−ＭＯ３型回路構成とすること
ができるので電力消費を著しく減少し得るものである。

払・ −

【図面の簡単な説明】

第１図は従来の電圧選択回路を示す構成国、第２図は本
考案の一実施例を示す構成国、第３図は本考案の他の実
施例を示す構成国である。２・・・・・・デコーダ、１１〜１４・・・・・・ゲー
ト回路、２１ａ〜２１ｃ・・・・・・入力端子、２３・
・・・・・出力端子。

Claims

【実用新案登録請求の範囲】

複数個のＰチャンネルＭＯ３型トランジスタを直列接続
し、両端にオープンソース電極とオープンドレイン電極
を有する複数のＰチャンネルトランジスタ群と、上記Ｐ
チャンネルＭＯｓ型トランジスタと同数のＮチャンネル
ＭＯ３型トランジスタを直列接続し、両端にオープンド
レイン電極とオープンソース電極を有する複数のＮチャ
ンネルトランジスタ群と、上記Ｐチャンネルトランジス
タ群のオープンドレイン電極と上記Ｎチャンネルトラン
ジスタ群のオープンドレイン電極とを直接接続すると共
に、各トランジスタのゲート電極をＰチャンネルとＮチ
ャンネルで対となるように相補型に接続してなる複数の
相補型ＭＯ３）ランジスタ群と、この複数の相補型ＭＯ
Ｓトランジスタ群の上記Ｐチャンネルトランジスタ群と
Ｎチャンネルトランジスタ群の両オープンドレイン電極
の接続点を共通接続してなる電圧出力端子と、上記Ｐチ
ャンネルトランジスタ群とＮチャンネルトランジスタ群
のオープンソー又電極に各々異なった電圧を供給する被
選択電圧供給端子と、上記相補型に接続されたゲート電
極に制御信号を供給するゲート制御端子と、１つの相補
型ＭＯｓトランジスタ群内のゲート制御端子の組と他の
相補型ＭＯＳトランジスタ群内のゲート制御端子の組に
異なった制御信号を供給する論理回路とより成る電圧選
択回路。