JPS60172807A - 分周回路 - Google Patents

分周回路

Info

Publication number
JPS60172807A
JPS60172807A JP2490084A JP2490084A JPS60172807A JP S60172807 A JPS60172807 A JP S60172807A JP 2490084 A JP2490084 A JP 2490084A JP 2490084 A JP2490084 A JP 2490084A JP S60172807 A JPS60172807 A JP S60172807A
Authority
JP
Japan
Prior art keywords
frequency
output
multiplier
frequency divider
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2490084A
Other languages
English (en)
Inventor
Atsushi Tajima
淳 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2490084A priority Critical patent/JPS60172807A/ja
Publication of JPS60172807A publication Critical patent/JPS60172807A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、一定の繰返し周期で入力される外部入力信号
を分周出力する分周回路に関する。
従来技術 外部入力信号の周期をl/n(nは止の整数)に分周し
て出力する分周器は周知である。第1図は、n=2の場
合の分周器の一例を示す回路図である。すなわち、2人
力N0RU路lを8個図示のように接続し、外部信号入
力端子2から一定周期の外部入力信号を人力させ、反転
外部信号入力端子3から前記外部人力信号の反転した信
号をスカさせることにより、外部人力信号の周波数f0
のl/2の周波数の信号が分周器出力端子4から出力さ
れる。
分周数が多い場合には、第2図に示すような分周回路が
使用される。第2図は、n=16の場合、すなわち、l
/16分周器の従来例を示す。
これは、l/2分周器5を4個縦続に接続して、全体と
してl/16分周器を構成している。従って、分周比は
、2の暮乗である。
任意のnに対して1 / n分周器を製作することは+
1(能である。また、特定の分周比に対してはlチップ
パッケージ化されたモノリシックICが市販されており
、これらのICを使用することにより極めてコンパクト
に大規模回路を構成することができる。しかし、モノシ
リツクICとして市販されている分周器の種類はさほど
多くはなく、それも2の幕乗比のものがほとんどである
。それ以外の分周数の分周器を作成する場合は、l/2
分周器や基本ゲート回路を多数組合せて構成する必要が
あり、分周数が増大するにつれて実用上の回路構成が複
雑かつ大規模となり、これは又、回路の消費電力を増大
させ、故障率も大きくなるという欠点につながる。
上述の欠点は、非整数倍の分周または逓倍を行なう場合
には一層顕著になる。例えば、m/愛(m9文は互に素
な正の整数)分周器を構成する場合は、一般に第3図に
示すように1/文分周器20の出力にm逓倍器21を接
続して構成される。この場合、IC化された市販の分周
器によって分周器20を構成することができないときは
、分周器20を新たに設計することが必要となり、回路
構成はより一層複雑となる。このことは、自からm /
’ 1分周器の使用可能範囲を狭くする結果を招いてお
り、例えば、システムを動作させるためのクロック源を
複数個用意しなければならない等の問題が発生している
発明の目的 本発明の目的は、上述の従来の欠点を解決し、1 / 
n分周器またはn逓倍器等を利用してn/(n2±1)
分周することができる分周回路を提供し、簡単な回路構
成で容易に任意の非整数分周比を得ることにある。
発明の構成 本発明の分周回路は、外部入力端子から入力する外部入
力信号と後記節2のl / n分周器またはn逓倍器の
出力信号とを乗算するアナログ乗算器と、該アナログ乗
算器の出力する上記2つの信号の周波数の和または差の
周波数のうちいずれか一方の周波数を通過させる帯域通
過フィルタと、該・;1)域通過フィルタの出力に接続
された第1の1 / 、n分周器またはn′&倍器と、
該第1のl / n分周器またはn逓倍器の出力に接続
された第2の1 / n分周器またはn逓倍器とを備え
て、前記第1の17 n分周器またはn逓倍器の出力を
分周回路出力端子に接続し、該分周回路出力端子から。
前記外部入力信号がn/(n2−1)分周またはn/(
n2+1)分周された分周出力信号を出力することを特
徴とする。
発明の実施例 次に、本発明について、図面を参照して詳細に説明する
第4図は、本発明の一実施例を示すブロック図である。
すなわち、外部入力端子6から人力した外部入力信号を
アナログ乗算器8の一方の入力端子12に人力させ、ア
ナログ乗算器8のもう一方の入力端子13には、後記節
2のl / n分周器11の出力を人力させる。端子1
2に人力する外部人力信号の周波数をfaとし、端子1
3に人力する信号の周波数をfbとすれば、アナログ乗
算器8の出力信号には、周波数fa+fbの成分と周波
数fa−fbの成分とが出力される。
帯域通過フィルタ9は、上記2つの周波数成分のうち、
例えば周波数fa−fbの周波数成分を通過させるフィ
ルタであ葛。この場合、第1のl / n分周器lOは
帯域通過フィルタ9の出力する周波1fa−fbの周波
数を入力して、その1 / nの周波数の信号を分周回
路出力端子7に出力し、かつ、該信号は、第2のl /
 n分周器11によってさらにl / n分周されて、
前記アナログ乗算器8の一方の入力端子13にフィード
バックされる。
今、帯域通過フィルタ9の出力周波数は、fa−fbで
あり、第1の1 / n分周器10(7)出力周波数は
(fa−fb)/nであり、これが本分周回路の出力信
号として分周回路出力端子7から外部へ出力される。一
方、第1の1 / n分周器lOの出力が、第2の1 
/ n分周器11によってさらに17 n分周され、第
2の1 / n分周器11の出力周波数は、(fa−f
b)/n2となる。
これは前記アナログ乗賃器8に入力される周波数fbに
等しい。すなわち、 fb = (fa−fb)/n2 (1)が成立する。
(1)式から、 fb =fa/ (n2+1) (2)が得られる。従
って分周回路出力端子7から出力される分周山力信−)
の周波数(fa −f、b ) 、/ nは、ヒ記(2
)式を代入することにより、(fa −fb )’/n
= nfa”(n2+ 1’)(3)となる。すなわち
、全体としてn/(’n2+1)分周回路が構成されて
いる。
帯域通過フィルタ9の通過周波数をfa+fbとしたと
きは、第1のl / n分周器10の出力周波数は(f
、a+fb)/nとなり、これが本分周回路全体の出力
となる(ただし、n≧2とする)。この信号は、第2の
l / n分周器11によってさらに17 n分周され
て前記アナログ乗算器8にフィードバックされるから、
前述と同様に。
fb =’ (fa +fb )/n2 (4)が成立
する。従って、この場合は、 fb−fa / ’(n2−1) (5)である。従っ
て、分周回路出力端イー7から出力される信号の周波数
は、 (fa +fb)/n=nf、a / (nQ−1)・
・・・・・・・・(6) となる。すなわち、n/(n2−1)分周回路が得られ
る。
第5図は、第4図の1 / n分周器の代りにn逓倍器
を使用してn/(n’±1)分周回路を構成した実施例
を示すブロック図である。すなわち、アナログ乗算器8
の一方の入力端子12には、外部入力端子6に入力した
周波数faの外部入力信ぢを人力させ、もう一方の入力
端子13には、第2のn逓倍器15の出力信号を入力さ
せる。アナログ乗算器8の出力は帯域通過フィルタ9を
通して第1のn逓倍器14に入力させ、該第1のn逓倍
器14の出力を分周回路□出力端子7に出力させる。i
lのn逓倍器14の出力はまた第2のn逓倍器15にも
入力させ、第2のn逓倍器15の出力をアナログ乗算器
8の入力端子13にフィーi・ハック入力させている。
分周回路出力端子7には後述するように、外部入力信号
の n/(n2+1)分周または、n/(n2−1)分周さ
れた分周出力信号が出力される。
4、第2のn’Jl、倍器15の出力周波数をfcとす
ると、アナログ乗算器8の出力信号には、faf’fc
の周波数成分が含まれる。帯域通過フィルタ9の通過周
波数を例えば、fa−fcに設定したときは、帯域通過
フィルタ9の出力周波数はfa−fcとなり、第1のn
逓倍器14の出力周波数はn (fa −4c )とな
る。従って、第2のn逓倍器15の出力周波数fcは、 fc =n2 (fa −fc ) (?)が成立する
。従って、 fc = n2fa / (n2+1) (8)/19
に、分周回路出力端子7の出力信号の周波数f、は、 f、、、= n (fa −fc ) = n fa / (n”+1) (9)となり、第5
図の構成によってn/(n2+1)分周回路が構成され
る。
第5図の帯域通過フィルタ9の通過周波数をfa+fc
に設定したときは、帯域通過フィルタ9の出力周波数が
fa+fcとなり、第1のn逓倍器14の出力周波数は
、n (fa +fc )となる。従って、第2のn逓
倍器15の出力周波数fcは、 fc = n2(fa 十fc ) (10)すなわち
、 fc = −nfa/ (n2−1) (11)である
。上式で周波数に負月がついているが、これは位相項に
πが加わることを意味している。さて、分周回路出力端
子7の出力信号の周波数fユは、n(fa+fc)であ
るから、これに(11)式を代入すると、 f 、M= n (f a + f C)=−n fa
 / (n2−1) (12)となる。式(12)の負
号も位相項にπが加わることを唐、味している。従って
、この場合は、n/(n2.−1)分周回路を構成して
いる。
なお1一連の各回路において、フィードバックループ系
の・巡利flは充分高く、アナログ乗算器8、第1.第
2のl / n分周器10,11.第1第2のnM倍器
14.15等が正常に動作できることは、勿論必要であ
る。
発明の効果 以上のように、本発明においては、外部入力性+、)と
後記第2のl / n分周器またはn逓倍器の出力信号
とをアナログ乗算器によって乗算し、該アナログ乗9器
の出力する2つの周波数成分の一方を帯域通過フィルタ
によって通過させて、第1の1 / n分周器またはn
逓倍器に入力させ、該第1の1 / n分周器またはn
逓倍器の出力を分周回路出力端f−に分周出力として出
力させ、かつ該出力を第2のl / n分周器またはn
MJ倍器を通して前記アナログ乗w器の1つの入力端子
にフィードバックさせるように構成したから、簡単な回
路構成で容易に外部入力信号をn/(n2+1)または
n/(n2−1)分周することができる。従って、市販
の分周器または逓信器を利用して任意の非°整数分周比
の分周回路を簡単に作成することができるという効果が
ある。
【図面の簡単な説明】
第1図は従来の172分周器の一例を示す回路図、第2
図は従来の1 / n分周器の一例を示すブロック図、
第3図は従来のm / 1分周器の一例を示すブロック
図、第4図は本発明の一実施例を示すブロック図、第5
図は本発明の他の実施例を示すブロック図である。 図において、l:2人力NOR回路、2:外部信吐入力
端子、3:反転外部信号入力端子、4:分周器出力端子
、5:1/2分周器、6:外部入力端子、7:分周回路
出力端子、8:アナログ乗算器、9:帯域通過フィルタ
、10:第1の1 / n分周器、11;第2のl /
 n分周器、12.13:アナログ乗算器の入力端子、
14:第1のn逓倍器。15:第2のn逓倍器、20:
l/文分周器、21:m逓倍器。 出願人 H本電信電話公社 代理人 弁理士 住田俊宗 )・1図 3.1・ 21ツ1 +31゛1 牙4図 ン475 図

Claims (1)

    【特許請求の範囲】
  1. 外部入力端子から人力する外部入力信号と後記第2の1
    7’ n分周器またはn逓倍器の出力信号とを乗算する
    アナログ乗q器と、該アナログ乗算器の出力する上記2
    つの信号の周波数の和または差の周波数のうちいずれか
    一方の周波数を通過させる・j12域通過フィルタと、
    該帯域通過フィルタの出力に接続された第1の1 / 
    n分周器またはn逓倍器と、該第1の1 / n分周器
    またはn逓倍器の出力に接続された第2の1 / n分
    周器またはn逓倍器とを備えて、前記第1のl / n
    分周器またはn1倍器の出力を分周回路出力端子に接続
    し、該分周回路出力端子から、前記外部入力信号がn/
    (n’−1)分周またはn/(n2+1)分周された分
    周出力信号を出力することを特徴とする分周回路。
JP2490084A 1984-02-13 1984-02-13 分周回路 Pending JPS60172807A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2490084A JPS60172807A (ja) 1984-02-13 1984-02-13 分周回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2490084A JPS60172807A (ja) 1984-02-13 1984-02-13 分周回路

Publications (1)

Publication Number Publication Date
JPS60172807A true JPS60172807A (ja) 1985-09-06

Family

ID=12151053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2490084A Pending JPS60172807A (ja) 1984-02-13 1984-02-13 分周回路

Country Status (1)

Country Link
JP (1) JPS60172807A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855895A (en) * 1987-05-22 1989-08-08 Fujitsu Limited Frequency dividing apparatus for high frequency
US5578968A (en) * 1991-10-17 1996-11-26 Shinsaku Mori Frequency converter, multistage frequency converter and frequency synthesizer utilizing them

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793703A (en) * 1980-12-03 1982-06-10 Fujitsu Ltd Frequency converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793703A (en) * 1980-12-03 1982-06-10 Fujitsu Ltd Frequency converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855895A (en) * 1987-05-22 1989-08-08 Fujitsu Limited Frequency dividing apparatus for high frequency
US5578968A (en) * 1991-10-17 1996-11-26 Shinsaku Mori Frequency converter, multistage frequency converter and frequency synthesizer utilizing them

Similar Documents

Publication Publication Date Title
JPH0251080A (ja) 広帯域ジッタ発生器
JPH06334559A (ja) ディジタル方式無線電話機
JPS58170229A (ja) 周波数てい倍回路
US4318046A (en) Digital frequency divider
JPS60172807A (ja) 分周回路
JPS60177728A (ja) 低雑音信号発生器
JPS60172808A (ja) 分周回路
JPS6062240A (ja) 分周回路
JP2580833B2 (ja) 周波数変換回路
JPS59190724A (ja) 周波数可変のパルス発生器
JPS6216571B2 (ja)
JP4256491B2 (ja) 位相制御ループを具える集積回路
JPH0267031A (ja) 周波数ホッピング装置
JPS61171205A (ja) 周波数逓倍回路
JPS5937902B2 (ja) 周波数弁別装置
JPH03171820A (ja) 2n―1分周回路
JPH01319321A (ja) デジタル周波数逓倍回路
JPS5818640B2 (ja) 音階時報器
SU866748A1 (ru) Делитель частоты следовани импульсов
SU1681360A1 (ru) Цезиевый стандарт частоты
US4246540A (en) Frequency synthesizer extending method and apparatus
JPS5836798B2 (ja) 電子楽器
JPS60197015A (ja) 位相同期発振器
JPS5855701B2 (ja) トランシ−バ用周波数シンセサイザ
JP2000183729A (ja) クロック発生回路