JPS60172808A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPS60172808A JPS60172808A JP59024901A JP2490184A JPS60172808A JP S60172808 A JPS60172808 A JP S60172808A JP 59024901 A JP59024901 A JP 59024901A JP 2490184 A JP2490184 A JP 2490184A JP S60172808 A JPS60172808 A JP S60172808A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- multiplier
- signal
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、一定の繰返し周期で入力される外部入力信号
を分周出力する分周回路に関する。
を分周出力する分周回路に関する。
従来技術
外部入力信号の周期をｌ／ｎ（ｎは止の整数）に分周し
て出力する分周器は周知である。第１図は、ｎ＝２の場
合の分周器の一例を示す回路図である。すなわち、２人
力ＮＯＲ回路ｌを８個図示のように接続し、外部信号入
力端子２から一定周期の外部入力信号を入力させ、反転
外部信号入力端子３からｉｕ記外部入力信号の反転した
信号を入力させることにより、外部入力信号の周波数ｆ
。
て出力する分周器は周知である。第１図は、ｎ＝２の場
合の分周器の一例を示す回路図である。すなわち、２人
力ＮＯＲ回路ｌを８個図示のように接続し、外部信号入
力端子２から一定周期の外部入力信号を入力させ、反転
外部信号入力端子３からｉｕ記外部入力信号の反転した
信号を入力させることにより、外部入力信号の周波数ｆ
。
のｌ／２の周波数の信号が分周器出力端子４から出力さ
れる。
れる。
分周数が多い場合には、第２図に示すような分周回路が
使用される。第２図は、ｎ＝３２の場合、すなわち、ｌ
／３２分周器の従来例を示す。
使用される。第２図は、ｎ＝３２の場合、すなわち、ｌ
／３２分周器の従来例を示す。
これは、ｌ／２分周器５を５個縦続に接続して、全体と
してｌ／３２分周器を構成している。従って、分周比は
、２の幕末である。
してｌ／３２分周器を構成している。従って、分周比は
、２の幕末である。
任意のｎに対して１／ｎ分周器を製作することは口Ｉ能
である。また、特定の分周比に対してはｌチツプパツケ
ー゛ジ化されたモノリシックＩＣが市販されており、こ
れらのＩＣを使用することにより極めてコンパクトに大
規模回路を構成することができる。しかし、モノシリツ
クＩＣとして市販されている分周器の種類はさほど多く
はなく、それも２の幕末比のものがほとんどである。そ
れ以外の分周数の分周器を作成する場合は、ｌ／２分周
器や基本ゲート回路を多数組合せて構成する必要があり
、分周数が増大するにつれて実用上の回路構成が複雑か
つ大規模となり、これは又、回路の消費電力を増大させ
、故障率も大きくなるという欠点につながる。
である。また、特定の分周比に対してはｌチツプパツケ
ー゛ジ化されたモノリシックＩＣが市販されており、こ
れらのＩＣを使用することにより極めてコンパクトに大
規模回路を構成することができる。しかし、モノシリツ
クＩＣとして市販されている分周器の種類はさほど多く
はなく、それも２の幕末比のものがほとんどである。そ
れ以外の分周数の分周器を作成する場合は、ｌ／２分周
器や基本ゲート回路を多数組合せて構成する必要があり
、分周数が増大するにつれて実用上の回路構成が複雑か
つ大規模となり、これは又、回路の消費電力を増大させ
、故障率も大きくなるという欠点につながる。
上述の欠点は、非整数倍の分周または逓倍を行なう場合
には一層顕著になる。例えば、ｍ ／ １（ｍ、１は互
に素な正の整数）分周器を構成する場合は、一般に第３
図に示すように１／文分周器６の出力にｍ逓倍器７を接
続して構成される。この場合、ＩＣ化された市販の分周
器等によって１／ｕ分周器６を構成することができない
ときは、ｌ／ｕ分周器６を新たに設計することが必要と
なり、回路構成はより一層複雑となる。このことは、自
らｒｒｒ ／ １分周器の使用可能範囲を狭くする結果
を招いており、例えば、システムを動作させるため、の
クロック源を複数個用意しなければならない等の問題が
発生している。
には一層顕著になる。例えば、ｍ ／ １（ｍ、１は互
に素な正の整数）分周器を構成する場合は、一般に第３
図に示すように１／文分周器６の出力にｍ逓倍器７を接
続して構成される。この場合、ＩＣ化された市販の分周
器等によって１／ｕ分周器６を構成することができない
ときは、ｌ／ｕ分周器６を新たに設計することが必要と
なり、回路構成はより一層複雑となる。このことは、自
らｒｒｒ ／ １分周器の使用可能範囲を狭くする結果
を招いており、例えば、システムを動作させるため、の
クロック源を複数個用意しなければならない等の問題が
発生している。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、１ ／
ｎ分周器またはｎ逓倍器を利用してｎ ／（ｎ±１）分
周することができる分周回路を提供し、簡単な回路構成
で容易に任意の非整数分周比をＴ’ｌることにある。
ｎ分周器またはｎ逓倍器を利用してｎ ／（ｎ±１）分
周することができる分周回路を提供し、簡単な回路構成
で容易に任意の非整数分周比をＴ’ｌることにある。
発明の構成
本発明の分周回路は、外部入力端子から入力する列部入
力信号と後記１ ／ ｎ分周器の出力信号とを乗ｑする
アナログ乗算器と、該アナログ乗ｑ器の出力する上記２
つの信号の周波数の和または差の周波数のうちいずれか
一方の周波数を通過させて分周回路出力端子に出力させ
る帯域通過フィルタと、該帯域通過フィルタの出力を１
／ ｎ分周し・て前記アナログ乗鐘器の一方の入力端
子に入力させるｌ ／ ｎ分周器とを備えて、前記外部
入力信号がｎ／（ｎ−１）またはｎ／（ｎ＋１）分周さ
れた分周出力信号を出力することを特徴とするう また、外部入力端子から人力する外部入力信号と分周回
路出力信号とを来貢するアナログ乗算器と、該アナログ
乗算器の出力するに記２つの信号の周波数の和または差
の周波数のうちいずれか−・力の周波数を通過させる帯
域通過フィルタと、該該帯域通過フィルタの出力を１通
倍して分周回路出力端子に出力するｎ逓倍器とを備えて
、該ｎ逓倍器の出力する分周回路出力信号を前記アナロ
グ乗算器の電力の入力端子にフィードバック入力させる
ことによっても外部入力信号がｎ／（ｎ−１）またはｎ
／（ｎ＋１）分周された分周出力信号を出力することが
できる。
力信号と後記１ ／ ｎ分周器の出力信号とを乗ｑする
アナログ乗算器と、該アナログ乗ｑ器の出力する上記２
つの信号の周波数の和または差の周波数のうちいずれか
一方の周波数を通過させて分周回路出力端子に出力させ
る帯域通過フィルタと、該帯域通過フィルタの出力を１
／ ｎ分周し・て前記アナログ乗鐘器の一方の入力端
子に入力させるｌ ／ ｎ分周器とを備えて、前記外部
入力信号がｎ／（ｎ−１）またはｎ／（ｎ＋１）分周さ
れた分周出力信号を出力することを特徴とするう また、外部入力端子から人力する外部入力信号と分周回
路出力信号とを来貢するアナログ乗算器と、該アナログ
乗算器の出力するに記２つの信号の周波数の和または差
の周波数のうちいずれか−・力の周波数を通過させる帯
域通過フィルタと、該該帯域通過フィルタの出力を１通
倍して分周回路出力端子に出力するｎ逓倍器とを備えて
、該ｎ逓倍器の出力する分周回路出力信号を前記アナロ
グ乗算器の電力の入力端子にフィードバック入力させる
ことによっても外部入力信号がｎ／（ｎ−１）またはｎ
／（ｎ＋１）分周された分周出力信号を出力することが
できる。
発明の実施例
次に、本発明について、図面を参照して詳細に説明する
。
。
第４図は、本発明の一実施例を示すブロック図、である
。すなわち、外部入力端Ｉ８から入力した外部入力信号
をアナログ乗ｐ器ｌＯの一方の入力端子１３に人力させ
、アナログ乗算器１０のもラー・方の入力端子１４にｔ
ｉ、後記１ ／ ｎ分周器１２の出力を入力させる。端
子１３に入力する外部入力信号の周波数をｆａとし、端
子１４に入力する信号の周波数をｆｂとすれは、アナロ
グ乗算器ｌＯの出力信号には、周波数ｆａ＋ｆｂの成分
と周波数ｆａ −ｆｂの成分とが出力される。
。すなわち、外部入力端Ｉ８から入力した外部入力信号
をアナログ乗ｐ器ｌＯの一方の入力端子１３に人力させ
、アナログ乗算器１０のもラー・方の入力端子１４にｔ
ｉ、後記１ ／ ｎ分周器１２の出力を入力させる。端
子１３に入力する外部入力信号の周波数をｆａとし、端
子１４に入力する信号の周波数をｆｂとすれは、アナロ
グ乗算器ｌＯの出力信号には、周波数ｆａ＋ｆｂの成分
と周波数ｆａ −ｆｂの成分とが出力される。
帯域通過フィルタ１１．は、上記２つの周波数成分のう
ち、例えば周波数ｆａ−ｆｂの周波数成分を通過させる
フィルタである。従って、分周出力端（−９には周波数
ｆａ−ｆｂが出力される。該信号はまた、ｌ ／ ｎ分
周器１２も人力され、ｌ ／ ｎ分周されて、前記アナ
ログ乗算器ｌＯの一方の入力端子１４にフィードバック
される。
ち、例えば周波数ｆａ−ｆｂの周波数成分を通過させる
フィルタである。従って、分周出力端（−９には周波数
ｆａ−ｆｂが出力される。該信号はまた、ｌ ／ ｎ分
周器１２も人力され、ｌ ／ ｎ分周されて、前記アナ
ログ乗算器ｌＯの一方の入力端子１４にフィードバック
される。
今、帯域通過フィルタ１１の出力周波数、従って分周出
力周波数はｆａ−ｆｂであり、１ ／ ｎ分周器１０の
出力周波数は（ｆａ−ｆｂ）／ｎである。これは前記ア
ナログ乗算器１０に人力される周波数ｆｂに等しい。す
なわち、 ｆｔ＋＝ （ｆａ−ｆｂ）／ｎ （り が成立する。（１）式から、 ｆ’ｂ ＝ｆａ ／ （ｎ＋’ｌ） （２）が得られる
。従って、分周回路出力端子９から出力される分周出力
信号の周波数は。
力周波数はｆａ−ｆｂであり、１ ／ ｎ分周器１０の
出力周波数は（ｆａ−ｆｂ）／ｎである。これは前記ア
ナログ乗算器１０に人力される周波数ｆｂに等しい。す
なわち、 ｆｔ＋＝ （ｆａ−ｆｂ）／ｎ （り が成立する。（１）式から、 ｆ’ｂ ＝ｆａ ／ （ｎ＋’ｌ） （２）が得られる
。従って、分周回路出力端子９から出力される分周出力
信号の周波数は。
（ｆａ’−ｆｂ）＝ｆａ−ｆａ／ （ｎ＋１）＝ｎｆａ
（ｎ＋１） −・”（３） となる。すなわち、全体としてｎ／（ｎ＋１）分周回路
が構成されている。
（ｎ＋１） −・”（３） となる。すなわち、全体としてｎ／（ｎ＋１）分周回路
が構成されている。
帯域通過フィルタ１１の通過周波数をｆａ＋ｆｂに設定
すれば、１ ／ ｎ分周器１２の出力周波数は（ｆａ
十ｆｂ）／ｎとなり、 ｆｂ ＝ （ｆａ ＋ｆｂ）／ｎ、 （４）が成立する
。従って、この場合は、 ｆ ｂ ＝ ｆａ’／ （ｎ −１） （５）である。
すれば、１ ／ ｎ分周器１２の出力周波数は（ｆａ
十ｆｂ）／ｎとなり、 ｆｂ ＝ （ｆａ ＋ｆｂ）／ｎ、 （４）が成立する
。従って、この場合は、 ｆ ｂ ＝ ｆａ’／ （ｎ −１） （５）である。
従って、分周回路出力端子９から出力される分周回路出
力信号の周波数は、 （ｆａ ＋ｆｂ）＝ｆａ ｆｆｃ ／ （ｎ−１）＝ｎ
ｆａ／（ｎ−１） −（Ｉ（） となる。すなわち、第４図に示す回路がｎ／（ｎ−１）
逓倍回路を形成していることを示している。なお、本発
明の分周回路には、このような分子が分母より大きいも
のも含めるものとする。
力信号の周波数は、 （ｆａ ＋ｆｂ）＝ｆａ ｆｆｃ ／ （ｎ−１）＝ｎ
ｆａ／（ｎ−１） −（Ｉ（） となる。すなわち、第４図に示す回路がｎ／（ｎ−１）
逓倍回路を形成していることを示している。なお、本発
明の分周回路には、このような分子が分母より大きいも
のも含めるものとする。
第５図は、本発明の他の実施例を示すブロック図である
。すなわち、アナログ乗算器ｌＯの一方の入力端子１３
には、外部入力端子８に入力した周波数ｆａの外部入力
信号を入力させ、もう一方の入力端子′１４には、本分
周回路の分出力信号をフィードバック人力させる。
。すなわち、アナログ乗算器ｌＯの一方の入力端子１３
には、外部入力端子８に入力した周波数ｆａの外部入力
信号を入力させ、もう一方の入力端子′１４には、本分
周回路の分出力信号をフィードバック人力させる。
アナログ東ｑ器ｌＯの出力は帯域通過フ・ｆシタ１１を
通してｎＩＡＩＩ倍Ｇ＋’ｊｉ ｌ ５に人力させ、該
ｎ逓倍器Ｉ５の出力を分周回路出力端ｆ ７に出力させ
る。ｎ４倍器１５の出力はまた、アナログ乗算器１０の
入力端ｆ１４にフィードバック人力されている。分周回
路出力端ｒ・９には後述す柩ように、外部入力信号のｎ
／（ｎ＋１）分周または、ｎ／（ｎ−１）逓倍された分
周山力信吟が出力される。
通してｎＩＡＩＩ倍Ｇ＋’ｊｉ ｌ ５に人力させ、該
ｎ逓倍器Ｉ５の出力を分周回路出力端ｆ ７に出力させ
る。ｎ４倍器１５の出力はまた、アナログ乗算器１０の
入力端ｆ１４にフィードバック人力されている。分周回
路出力端ｒ・９には後述す柩ように、外部入力信号のｎ
／（ｎ＋１）分周または、ｎ／（ｎ−１）逓倍された分
周山力信吟が出力される。
今、アナログ乗算器１０の端子１４に人力される信号（
ｎ逓倍器１５メ出力）の周波数をｆｃとすると、アナロ
グ乗算器ｌＯの出力信号には、ｆａ ｆｆｃの周波数成
分が含まれる。帯域通過フィルタ１１の通過周波数を例
えば、ｆａ−ｆｃに段重゛したときは、・；１）球通過
フィルタ１１の出力周波数はｆａ−ｆｃとなり、ｎ逓倍
器１５の出力周波数ｆｃはｎ （ｆａ −ｆｃ ）とな
る。従って、端子１４に人力される周波数ｆｃは、 ｆｃ ＝ｎ （ｆａ −ｆｃ ） （７）が成立する。
ｎ逓倍器１５メ出力）の周波数をｆｃとすると、アナロ
グ乗算器ｌＯの出力信号には、ｆａ ｆｆｃの周波数成
分が含まれる。帯域通過フィルタ１１の通過周波数を例
えば、ｆａ−ｆｃに段重゛したときは、・；１）球通過
フィルタ１１の出力周波数はｆａ−ｆｃとなり、ｎ逓倍
器１５の出力周波数ｆｃはｎ （ｆａ −ｆｃ ）とな
る。従って、端子１４に人力される周波数ｆｃは、 ｆｃ ＝ｎ （ｆａ −ｆｃ ） （７）が成立する。
従って、
ｆｃ ＝ ｎ ｆａ ／ （ｎ＋ １） 、（８）とな
る。一方、分周回路出力端子９からの出力信畦の周波数
はｎ （ｆａ−ｆｃ）であり、これに（８）式を代入す
ると、 ｎ （ｆ’ａ −ｆｃ ） ＝ｎｆａ （１−ｎ／ （ｎ＋１）） ＝ ｎ ｆａ ／ （ｎ＋ １） ・−−−−−（９）
となり、第５図の構成によってｎ ／ ’（ｎ ＋ ｉ
）分周回路が構成される。
る。一方、分周回路出力端子９からの出力信畦の周波数
はｎ （ｆａ−ｆｃ）であり、これに（８）式を代入す
ると、 ｎ （ｆ’ａ −ｆｃ ） ＝ｎｆａ （１−ｎ／ （ｎ＋１）） ＝ ｎ ｆａ ／ （ｎ＋ １） ・−−−−−（９）
となり、第５図の構成によってｎ ／ ’（ｎ ＋ ｉ
）分周回路が構成される。
第５図の帯域通過フィルタ１１の通過周波数をｆａ ｆ
ｆｃに設定したときは、帯域通過フィルタｌｌの出力周
波数がｆａ ｆｆｃとなり、ｎ逓倍器１５の出力周波数
は、ｎ （ｆａ ｆｆｃ ）となる。従って、・アナロ
グ変換器ＩＯの端子１４に入力される周波数ｆｃは、 ｆｃ ＝ｎ （ｆａ ｆｆｃ） （１０）すなわち、 ｆｃ ＝ −ｎ ｆａ ／ （ｎ −１） （１１）で
ある、上式で周波数に負号がついているが、これは位相
項にπが加わることを意味している。さて、分周回路出
力端子９の出力信号の周波数はｎ （ｆａ ＋ ｆｃ
）テあるから、これに式（１１）を代入して、 ｎ （ｆａ ＋ｆｃ ） ＝ｎｆａ （１−ｎ／ （ｎ−，１））＝−ｎｆａ ／
（ｎ−１） −・・・・・（＋２）か（１）られる。
ｆｃに設定したときは、帯域通過フィルタｌｌの出力周
波数がｆａ ｆｆｃとなり、ｎ逓倍器１５の出力周波数
は、ｎ （ｆａ ｆｆｃ ）となる。従って、・アナロ
グ変換器ＩＯの端子１４に入力される周波数ｆｃは、 ｆｃ ＝ｎ （ｆａ ｆｆｃ） （１０）すなわち、 ｆｃ ＝ −ｎ ｆａ ／ （ｎ −１） （１１）で
ある、上式で周波数に負号がついているが、これは位相
項にπが加わることを意味している。さて、分周回路出
力端子９の出力信号の周波数はｎ （ｆａ ＋ ｆｃ
）テあるから、これに式（１１）を代入して、 ｎ （ｆａ ＋ｆｃ ） ＝ｎｆａ （１−ｎ／ （ｎ−，１））＝−ｎｆａ ／
（ｎ−１） −・・・・・（＋２）か（１）られる。
式（１２）の負号も位相項にπが加わることを意味して
おり、その絶対値は第５図の回路がｎ／（ｎ−１）逓倍
回路を構成していることを表わしている。
おり、その絶対値は第５図の回路がｎ／（ｎ−１）逓倍
回路を構成していることを表わしている。
発明の効果
以１−のように、本発明においては、外部人力信すと後
記１ ／ ｎ分周器の出力信号とをアナログ乗算器によ
って乗算し、該アナログ乗算器の出力する２つの周波数
成分の一方を帯域通過フィルタによって通過させて分周
回路出力端子に出力させ、該分周回路出力を１ ／ ｎ
分周して前記アナログ乗り、器の１つの入力端子にフィ
ードバックさせるように構成したから、簡単な回路構成
で容易に外部人力信号をｎ／（ｎ＋１）またはｎ／（ｎ
’−１）分周することができる。従って、市販の分周器
を利用して任意の非整数分周比の分周回路を簡単に作成
することができるという効果がある。
記１ ／ ｎ分周器の出力信号とをアナログ乗算器によ
って乗算し、該アナログ乗算器の出力する２つの周波数
成分の一方を帯域通過フィルタによって通過させて分周
回路出力端子に出力させ、該分周回路出力を１ ／ ｎ
分周して前記アナログ乗り、器の１つの入力端子にフィ
ードバックさせるように構成したから、簡単な回路構成
で容易に外部人力信号をｎ／（ｎ＋１）またはｎ／（ｎ
’−１）分周することができる。従って、市販の分周器
を利用して任意の非整数分周比の分周回路を簡単に作成
することができるという効果がある。
また、アナログ乗算器の出力に接続された帯域通過フィ
ルタの出力なｎ逓倍器に入力させ、該ｎ逓倍器の出力を
分周回路出力とし、かつ前記アナログ乗算器の１つの入
力にフィードバックさせるように構成しても入力信号を
ｎ／（ｎ＋１）またはｎ／（ｎ−１）分周することがで
きる。この場合は、市販の逓倍器等を利用して任意の非
整数分周比の分周回路を簡単に作成することができる。
ルタの出力なｎ逓倍器に入力させ、該ｎ逓倍器の出力を
分周回路出力とし、かつ前記アナログ乗算器の１つの入
力にフィードバックさせるように構成しても入力信号を
ｎ／（ｎ＋１）またはｎ／（ｎ−１）分周することがで
きる。この場合は、市販の逓倍器等を利用して任意の非
整数分周比の分周回路を簡単に作成することができる。
なお、本発明の回路構成は簡単であり、回路規模の縮小
、故障率の低減、消費電力の低減を図ることができる。
、故障率の低減、消費電力の低減を図ることができる。
第１図は従来の１７２分周器の一例を示す回路図、第２
図は従来の１７ ｎ分周器の一例を示すブロック図、第
３図は従来のｍ ／ １分周器の一例を示すブロック図
、第４図は本発明の一実施例を示すブロック図、第５図
は本発明の他の実施例を示すブロック図である。 図において、ｌ：２人力ＮＯＲ回路、２：外部゛信号入
力端子、３：反転外部信号入力端子、４：分周器出力端
子、５：１／２分周器、６：ｌ／見分周器、７：ｍ逓倍
器、８：外部入力端子、９：分周回路出力端子、ｌＯ：
アナログ乗算器、１１：帯域通過フィルタ、１２：１／
ｎ分周器、１３．１４：アナログ乗算器の入力端子、１
５：ｎ逓倍器。 出願人 日本電信電話公社 代理人 弁理士 住田俊宗 牙１ ［ネ」 ぢ１２図 牙３図
図は従来の１７ ｎ分周器の一例を示すブロック図、第
３図は従来のｍ ／ １分周器の一例を示すブロック図
、第４図は本発明の一実施例を示すブロック図、第５図
は本発明の他の実施例を示すブロック図である。 図において、ｌ：２人力ＮＯＲ回路、２：外部゛信号入
力端子、３：反転外部信号入力端子、４：分周器出力端
子、５：１／２分周器、６：ｌ／見分周器、７：ｍ逓倍
器、８：外部入力端子、９：分周回路出力端子、ｌＯ：
アナログ乗算器、１１：帯域通過フィルタ、１２：１／
ｎ分周器、１３．１４：アナログ乗算器の入力端子、１
５：ｎ逓倍器。 出願人 日本電信電話公社 代理人 弁理士 住田俊宗 牙１ ［ネ」 ぢ１２図 牙３図
Claims (2)
- （１） 外部入力端子から入力する外部入力信号と後記
１ ／ ｎ分周器の出力信号とを乗算するアナログ乗賞
器と、該アナログ乗算器の出力する上記２つの信号の周
波数の和または差の周波数のうちいずれか一方の周波数
を通過させて分周回路出力端子に出力させる帯域通過フ
ィルタと、該帯域通過フィルタの出力をｌ ／ ｎ分周
して前記アナログ乗算器の一方の入力端子に入力させる
１ ／ ｎ分周器とを備えて、前記外部入力信号がｎ／
（ｎ−１）またはｎ／（ｎ＋１）分周された分周出力信
号を出力することを特徴とする分周回路。 - （２） 外部入力端子から入力する外部入力信号と後記
分周回路出力信号とを乗算するアナログ乗算器と、該ア
ナログ乗算器の出力する上記２つの信号の周波数の和ま
たは差の周波数のうちいずれか一方の周波数を通過させ
る帯域通過フィルタと、該該帯域通過フィルタの出力を
ｎ逓倍して分周回路出力端子に出力するｎ逓倍器とを備
えて、該ｎ逓倍器の出力する分周回路出力信号を前記ア
ナログ乗算器の一方の入力端子にフィードバック入力さ
せて、前記外部入力信号がｎ／（ｎ−１）またはｎ／（
ｎ＋１）分周された分周出力信号を出力することを特徴
とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024901A JPS60172808A (ja) | 1984-02-13 | 1984-02-13 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024901A JPS60172808A (ja) | 1984-02-13 | 1984-02-13 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60172808A true JPS60172808A (ja) | 1985-09-06 |
Family
ID=12151083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59024901A Pending JPS60172808A (ja) | 1984-02-13 | 1984-02-13 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60172808A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855895A (en) * | 1987-05-22 | 1989-08-08 | Fujitsu Limited | Frequency dividing apparatus for high frequency |
| US5578968A (en) * | 1991-10-17 | 1996-11-26 | Shinsaku Mori | Frequency converter, multistage frequency converter and frequency synthesizer utilizing them |
-
1984
- 1984-02-13 JP JP59024901A patent/JPS60172808A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855895A (en) * | 1987-05-22 | 1989-08-08 | Fujitsu Limited | Frequency dividing apparatus for high frequency |
| US5578968A (en) * | 1991-10-17 | 1996-11-26 | Shinsaku Mori | Frequency converter, multistage frequency converter and frequency synthesizer utilizing them |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890006006A (ko) | 고주파 신호 수신기 | |
| JPH0740656B2 (ja) | 無限長インパルス応答フイルタ | |
| JPH0936664A (ja) | 周波数変換回路 | |
| US4845727A (en) | Divider circuit | |
| JPS58170229A (ja) | 周波数てい倍回路 | |
| US3912916A (en) | Electrical current frequency filter circuit having parallel filter branches | |
| US3634772A (en) | Digital band-pass detector | |
| JPS60172808A (ja) | 分周回路 | |
| US4318046A (en) | Digital frequency divider | |
| US3660766A (en) | Sinusoidal waveform generator | |
| FI56912C (fi) | Anordning foer alstring av tvao inboerdes hilberttransformerade signaler | |
| JPS60172807A (ja) | 分周回路 | |
| JPS6062240A (ja) | 分周回路 | |
| US3611165A (en) | Parallel pass and filters having multiple negative feedback paths | |
| JPS62280675A (ja) | 周波数変調パルス信号発生装置 | |
| US5767705A (en) | Frequency converting circuit | |
| JPS6216571B2 (ja) | ||
| JPS6279387A (ja) | 時間間隔測定装置 | |
| JPH08298602A (ja) | デジタル輪郭補償装置 | |
| JPH09284246A (ja) | デマルチプレクサ | |
| JPS61163714A (ja) | 遅延線を用いた周波数逓倍回路 | |
| JP2924655B2 (ja) | 周波数変換回路 | |
| JPH0317251B2 (ja) | ||
| SU1029390A1 (ru) | Делитель частоты | |
| SU966920A1 (ru) | Дес тичный счетчик |