JPS60174520A - リセツト機能付き保持回路 - Google Patents
リセツト機能付き保持回路Info
- Publication number
- JPS60174520A JPS60174520A JP59030513A JP3051384A JPS60174520A JP S60174520 A JPS60174520 A JP S60174520A JP 59030513 A JP59030513 A JP 59030513A JP 3051384 A JP3051384 A JP 3051384A JP S60174520 A JPS60174520 A JP S60174520A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- time
- resistor
- capacitor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/292—Modifications for introducing a time delay before switching in thyristor, unijunction transistor or programmable unijunction transistor switches
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
木発EIIEIはNゲートサイリスタを用いたリセット
機能伺き保持回路に関するものである。
機能伺き保持回路に関するものである。
従来例の構成とその問題点
一般にNゲートサイリスクは電子制御装置の保持回路用
素子として広く利用されている。
素子として広く利用されている。
このNゲートサイリスク(PUT)の保持機能を利用し
たものに第1図に示すオーブントースタの時限補正装置
がある。
たものに第1図に示すオーブントースタの時限補正装置
がある。
ぞの構成を簡単に説明すると、1は交流電源、2け第1
スイツチ、3は電気ヒータ等の発熱体である負荷、4は
操作軸(図示せず)の回転により時限設定を行なうタイ
マモータ、5はトライアック、6は直流電源、7は第2
スイツチ、8けトライアック5のゲートに信号を出力す
るトランジスタ、9はNゲートサイリスタ、10.11
はNゲートサイリスタ9のゲートに接続された第1抵抗
(抵抗値をR1とする)および第2の抵抗(抵抗値をR
2とする)、12は充電抵抗、13は放電抵抗、14は
コンデンサで、第1図のように結線されている。
スイツチ、3は電気ヒータ等の発熱体である負荷、4は
操作軸(図示せず)の回転により時限設定を行なうタイ
マモータ、5はトライアック、6は直流電源、7は第2
スイツチ、8けトライアック5のゲートに信号を出力す
るトランジスタ、9はNゲートサイリスタ、10.11
はNゲートサイリスタ9のゲートに接続された第1抵抗
(抵抗値をR1とする)および第2の抵抗(抵抗値をR
2とする)、12は充電抵抗、13は放電抵抗、14は
コンデンサで、第1図のように結線されている。
なお、タイマモータ4は時限設定時には第1スイツチ2
および第2スイツチ7を閉成し、時限設定された時間経
過後にはこれら第1スイツチ2および第2スイツチ7を
開成するようになっている。
および第2スイツチ7を閉成し、時限設定された時間経
過後にはこれら第1スイツチ2および第2スイツチ7を
開成するようになっている。
上記構成においてその動作を第1図および第2図を参照
して説明する。
して説明する。
(1)1回目のトースト焙焼
タイマモータ4の操作軸を回転して所定の時限設定(時
間t2 )を行なうと、第1および第2スイッチ2,7
が閉じ、負荷3に通電が開始されるトドもに、コンデン
サ14には充電抵抗12を通じて充電電流が流れ込み、
その電圧vcは充電抵□抗12の抵抗値およびコンデン
サ14の容量値によって決まる時定数にて徐々に上昇す
るが、第1および第2の抵抗10.11の抵抗値にて定
まるNゲートサイリスタ9のゲート電圧VGを越えるま
ではNゲートサイリスタ9は非導通状態であり、この間
、トランジスタ8はOFF状態となっているため、トラ
イラック5のゲートには電流が流れず、その結果、トラ
イアック5は非導通状態となっている。
間t2 )を行なうと、第1および第2スイッチ2,7
が閉じ、負荷3に通電が開始されるトドもに、コンデン
サ14には充電抵抗12を通じて充電電流が流れ込み、
その電圧vcは充電抵□抗12の抵抗値およびコンデン
サ14の容量値によって決まる時定数にて徐々に上昇す
るが、第1および第2の抵抗10.11の抵抗値にて定
まるNゲートサイリスタ9のゲート電圧VGを越えるま
ではNゲートサイリスタ9は非導通状態であり、この間
、トランジスタ8はOFF状態となっているため、トラ
イラック5のゲートには電流が流れず、その結果、トラ
イアック5は非導通状態となっている。
所定時間(tl)経過後、コンデンサ14の電圧vcが
Nゲートサイリスタ9の電圧VGを越えてNゲートサイ
リスタ9が導通状態になると、放電抵抗13およびNゲ
ートサイリスタ9を介してトランジスタ8のベースに電
流が流れ込んでトランジスタ8がONすることにより、
トライアック6のゲートにも電流が流れて、トライブッ
ク6が導通し、その結果、タイマモータ4が駆動される
。
Nゲートサイリスタ9の電圧VGを越えてNゲートサイ
リスタ9が導通状態になると、放電抵抗13およびNゲ
ートサイリスタ9を介してトランジスタ8のベースに電
流が流れ込んでトランジスタ8がONすることにより、
トライアック6のゲートにも電流が流れて、トライブッ
ク6が導通し、その結果、タイマモータ4が駆動される
。
タイマモータ4が駆動中、Nゲートサイリスタ9のアノ
ード電流工Aを、第1および第2の抵抗10.11にて
定寸るゲートインピーダンスに相応した谷電流値工vよ
りも常に高く設定することにより、Nゲートサイリスタ
9id導通状態を保持し、かつコンデンサ14の電圧v
cは充電抵抗12および放電抵抗13の抵抗値の略分割
比によって定まる電圧に安定すべく推移する。
ード電流工Aを、第1および第2の抵抗10.11にて
定寸るゲートインピーダンスに相応した谷電流値工vよ
りも常に高く設定することにより、Nゲートサイリスタ
9id導通状態を保持し、かつコンデンサ14の電圧v
cは充電抵抗12および放電抵抗13の抵抗値の略分割
比によって定まる電圧に安定すべく推移する。
タイマモータ4の時限設定時間t2が経過すると、第1
スイツチ2が開かれて負荷3への通電が停止されるとと
もに、第2スイツチ7も開かれる。
スイツチ2が開かれて負荷3への通電が停止されるとと
もに、第2スイツチ7も開かれる。
(負荷3への通電時間T1−11+t2 )(2)休止
期間 この休止期間(時間Ts )は1回目の焙焼終了後から
2回目の焙焼がスタートするまでの、いわゆるインター
バル時間で、この間は、1回目焙焼終了時にコンデンサ
14に蓄えられた電荷が放電抵抗13、Nゲートサイリ
スタ9およびトランジスタ8を介して放電する。
期間 この休止期間(時間Ts )は1回目の焙焼終了後から
2回目の焙焼がスタートするまでの、いわゆるインター
バル時間で、この間は、1回目焙焼終了時にコンデンサ
14に蓄えられた電荷が放電抵抗13、Nゲートサイリ
スタ9およびトランジスタ8を介して放電する。
(3)2回目のトースト焙焼
再びタイマモータ4の操作軸を回転して1回目と同時間
t2の時限設定を行なうと、第1スイツチ2か閉じられ
て負荷3に再び通電が開始されるとともに、第2スイツ
チ7も閉じられるので直流電源6より電流が供給されて
コンデンサ14の電圧■c も」二昇を開始し、Nゲー
トサイリスタ9のアノード電流IAも上昇しはじめる。
t2の時限設定を行なうと、第1スイツチ2か閉じられ
て負荷3に再び通電が開始されるとともに、第2スイツ
チ7も閉じられるので直流電源6より電流が供給されて
コンデンサ14の電圧■c も」二昇を開始し、Nゲー
トサイリスタ9のアノード電流IAも上昇しはじめる。
ここで、Nゲートサイリスタ9のアノード電流工Aがゲ
ートインピーダンスRGにて定まる谷電流値I■ より
高い状態にあると、Nゲートサイリスタ9は導通状態を
保持してしまうため、トライアック5がタイマモータ4
の操作軸の回転(第1スイツチ2の閉成)と同時に導通
状態になるため、結局、負荷3への通電時間はタイマモ
ータ4の時限設定時間t2に等しくなってしまう。すな
わち、負荷3への通電開始後、タイマモータ4が駆動さ
れるまでの時限補正時間(1回目のトースト焙焼の場合
でばtl に相当)が0となるため、2回目のトースト
の焼色は1回目と比べかなり淡いものとなってしまい、
本来の時限補正機能が失われてしまう。
ートインピーダンスRGにて定まる谷電流値I■ より
高い状態にあると、Nゲートサイリスタ9は導通状態を
保持してしまうため、トライアック5がタイマモータ4
の操作軸の回転(第1スイツチ2の閉成)と同時に導通
状態になるため、結局、負荷3への通電時間はタイマモ
ータ4の時限設定時間t2に等しくなってしまう。すな
わち、負荷3への通電開始後、タイマモータ4が駆動さ
れるまでの時限補正時間(1回目のトースト焙焼の場合
でばtl に相当)が0となるため、2回目のトースト
の焼色は1回目と比べかなり淡いものとなってしまい、
本来の時限補正機能が失われてしまう。
2回目の焙焼において時限補正を行なうには、1回目と
2回目の焙焼のインターバル時間である休止期間中のN
ゲートサイリスタ9のアノード電流IAが谷電流値Iv
以下となるような休止期間txが必要である。
2回目の焙焼のインターバル時間である休止期間中のN
ゲートサイリスタ9のアノード電流IAが谷電流値Iv
以下となるような休止期間txが必要である。
このtxを短くするにはNゲートサイリスタ9のゲート
インピーダンスRGを下げて谷電流値工■を上げればよ
いが、前記RGに対する谷電流値工vは素子間ばらつき
が大きいため、素子によってはアノード電流■A より
谷電流値工■が大きくなり、Nゲートサイリスタ9がO
FFすることにより、タイマモータ4の作動が停止する
おそれがあるため、むやみに谷電流値工vを大きくする
ことはできない。したがって時間txはある程度大きく
ならざるを得ない。
インピーダンスRGを下げて谷電流値工■を上げればよ
いが、前記RGに対する谷電流値工vは素子間ばらつき
が大きいため、素子によってはアノード電流■A より
谷電流値工■が大きくなり、Nゲートサイリスタ9がO
FFすることにより、タイマモータ4の作動が停止する
おそれがあるため、むやみに谷電流値工vを大きくする
ことはできない。したがって時間txはある程度大きく
ならざるを得ない。
このことは使用者にとって見れば、1回目のト−スト焙
焼後、所定の休止期間1)(を経過してから2回目のト
ースト焙焼を行なわないと同一のトーストの焼色が得ら
れないため、非常に煩わしいものとなる。
焼後、所定の休止期間1)(を経過してから2回目のト
ースト焙焼を行なわないと同一のトーストの焼色が得ら
れないため、非常に煩わしいものとなる。
以上の説明で明らかなように、Nゲートサイリスタを用
いた従来の保持回路は、Nゲートサイリスタのゲートイ
ンピーダンスが常に一定であるだめ、電源再投入後、直
ちにNゲートサイリスタが元の非導通状Bvc戻らない
、換言すれば−リセット機能がないといった欠点を有し
ており、機器としての機能を低下させる原因ともなって
いる。
いた従来の保持回路は、Nゲートサイリスタのゲートイ
ンピーダンスが常に一定であるだめ、電源再投入後、直
ちにNゲートサイリスタが元の非導通状Bvc戻らない
、換言すれば−リセット機能がないといった欠点を有し
ており、機器としての機能を低下させる原因ともなって
いる。
発明の目的
木発F3Aは上記従来の欠点を解消するもので、電源が
投入されれば直ちにNゲートサイリスクを元の非導通状
態に戻す、いわゆるリセット機能を簡単な構成にて提供
することを目的とするものである。
投入されれば直ちにNゲートサイリスクを元の非導通状
態に戻す、いわゆるリセット機能を簡単な構成にて提供
することを目的とするものである。
発明の構成
上記目的を達成するために本発明のリセット機能付き保
持回路は、Nゲートサイリスタのゲート端子に、第1の
抵抗とリセット用コンデンサよりなる並列接続体の一端
を接続するとともに、第2の抵抗を介して直流電源の負
極側に接続し、前記並列接続体の他端は直流電源の正極
側に接続したもので、この構成によれば、直流電源か投
入された時のNゲートサイリスタのゲートインピーダン
スRGをリセット用コンデンサの充電を利用して下げる
ことにより、谷電流値工vを急激に上昇させて、Nゲー
トサイリスタを(11%に非導通状態とすることができ
るものである。
持回路は、Nゲートサイリスタのゲート端子に、第1の
抵抗とリセット用コンデンサよりなる並列接続体の一端
を接続するとともに、第2の抵抗を介して直流電源の負
極側に接続し、前記並列接続体の他端は直流電源の正極
側に接続したもので、この構成によれば、直流電源か投
入された時のNゲートサイリスタのゲートインピーダン
スRGをリセット用コンデンサの充電を利用して下げる
ことにより、谷電流値工vを急激に上昇させて、Nゲー
トサイリスタを(11%に非導通状態とすることができ
るものである。
実施例の説明
以下、本発明をオーブントースタの時限補正装置にて使
用した一実施例について添付図面を参照して説明する。
用した一実施例について添付図面を参照して説明する。
第3図において、21は交流電源で、この交流電源21
には第1スイツチ22および電気ヒータ等の発熱体であ
る負荷23が直列に接続されている。24は直流電源で
、その負極側は前記交流電源21の一端に接続され、か
つ正極側には第2スイツチ26が挿入されている。
には第1スイツチ22および電気ヒータ等の発熱体であ
る負荷23が直列に接続されている。24は直流電源で
、その負極側は前記交流電源21の一端に接続され、か
つ正極側には第2スイツチ26が挿入されている。
26は充放電用コンデンサで、そのプラス極には充電抵
抗27の一端が接続されており、この充電抵抗2了を通
じて電流が流れ込むことにより、この充放電用コンデン
サ26は充電されて、その電圧V。は上昇する。
抗27の一端が接続されており、この充電抵抗2了を通
じて電流が流れ込むことにより、この充放電用コンデン
サ26は充電されて、その電圧V。は上昇する。
28は放電抵抗で、その一端はNゲートサイリスタ29
(以IPUTと呼ぶ)のアノード端子Aに接続され、か
つ他端は充放電用コンデンサ26のプラス極に接続され
ており、さらに前記放電抵抗28および充放電用コンデ
ンサ26にて定する放電時定&は、オーブントースタの
器体加熱室(図示せず)の放冷特性にマツチングするよ
う定められている。
(以IPUTと呼ぶ)のアノード端子Aに接続され、か
つ他端は充放電用コンデンサ26のプラス極に接続され
ており、さらに前記放電抵抗28および充放電用コンデ
ンサ26にて定する放電時定&は、オーブントースタの
器体加熱室(図示せず)の放冷特性にマツチングするよ
う定められている。
3oは第1の抵抗(抵抗値をR3とする)31および比
較的容量値の小さいリセット用コンデンサ32を並列に
接続した並列接続体で、その一端をPUT29のゲート
端子Gに接続するとともに、第2の抵抗(抵抗値をR4
とする)33を介して直流電源24の負極側に接続し、
さらに前記並列接続体30の他端は減流用抵抗(抵抗値
をR6とする)34および第2スイツチ26を介して直
流電源24の正極側に接続している。ここで、リセット
用コンデンサ32が充電しきった時のPUT29のゲー
トインピーダンスRG1は、リセット用コンデンサ32
の直流インピーダンスがこの時無限大であるので、 であり、このゲートノンピーダンスRG1 にて定まる
PUT29の谷電流値Iv1 は、PUT29のアノー
ド電流IA よりも小さく設定しである。
較的容量値の小さいリセット用コンデンサ32を並列に
接続した並列接続体で、その一端をPUT29のゲート
端子Gに接続するとともに、第2の抵抗(抵抗値をR4
とする)33を介して直流電源24の負極側に接続し、
さらに前記並列接続体30の他端は減流用抵抗(抵抗値
をR6とする)34および第2スイツチ26を介して直
流電源24の正極側に接続している。ここで、リセット
用コンデンサ32が充電しきった時のPUT29のゲー
トインピーダンスRG1は、リセット用コンデンサ32
の直流インピーダンスがこの時無限大であるので、 であり、このゲートノンピーダンスRG1 にて定まる
PUT29の谷電流値Iv1 は、PUT29のアノー
ド電流IA よりも小さく設定しである。
また、リセット用コンデンサ32が全く充電されていな
い状態で、第2スイツチ25が閉じられた瞬間のPUT
29のゲートインビーダンおRG2は、リセット用コン
デンサ32の直流インピーダンスがこの時0であるので
、 であり、このゲートインピーダンスRG2にて定まるP
UT29の谷電流値工v2(〉工v1)はPUT29の
アノード電流IA よりも大きく設定しである。
い状態で、第2スイツチ25が閉じられた瞬間のPUT
29のゲートインビーダンおRG2は、リセット用コン
デンサ32の直流インピーダンスがこの時0であるので
、 であり、このゲートインピーダンスRG2にて定まるP
UT29の谷電流値工v2(〉工v1)はPUT29の
アノード電流IA よりも大きく設定しである。
また、第2スイツチ26が閉じられた後は、リセット用
コンデンサ32が迅速に充電されるので、リセット用コ
ンデンサ32の直流インピーダンスが急速に」二昇して
すぐに無限大となるので、PUT32の谷電流値はIv
2より減少してすぐに工v1となる。
コンデンサ32が迅速に充電されるので、リセット用コ
ンデンサ32の直流インピーダンスが急速に」二昇して
すぐに無限大となるので、PUT32の谷電流値はIv
2より減少してすぐに工v1となる。
なお、減流用抵抗34は、リセット用コンデンサ32が
充電される時に流れる充電電流を制限してPUT29お
よびトランジスタ37が過大電流により破損するのを防
止し、その抵抗値R611−i:第1の抵抗31の抵抗
値R3に比して小さくすることにより、Iv2をIvl
よりかなり大きい値にしである。
充電される時に流れる充電電流を制限してPUT29お
よびトランジスタ37が過大電流により破損するのを防
止し、その抵抗値R611−i:第1の抵抗31の抵抗
値R3に比して小さくすることにより、Iv2をIvl
よりかなり大きい値にしである。
一方、PIJ’T29のゲート電位VGは充電抵抗27
および充放電用コンデンサ26にて定まる充電時定数で
上昇するvcに相応し、器体加熱室の加熱特性にマツチ
ングするよう設定されている。
および充放電用コンデンサ26にて定まる充電時定数で
上昇するvcに相応し、器体加熱室の加熱特性にマツチ
ングするよう設定されている。
36は双方向サイリスタ(以後トライアックと呼ぶ)、
36は操作軸(図示せず)の回転により時限の設定を行
なうタイマモータで、これらトライアック35およびタ
イマモータ36を直列に接続したものを第1スイツチ2
2を介して交流電源21に接続しである。なお、前記タ
イマモータ36は時限設定時には第1および第2スイツ
チ22゜25を閉成し、時限設定された時間経過後には
これらスイッチ22.25を開成する構成としである。
36は操作軸(図示せず)の回転により時限の設定を行
なうタイマモータで、これらトライアック35およびタ
イマモータ36を直列に接続したものを第1スイツチ2
2を介して交流電源21に接続しである。なお、前記タ
イマモータ36は時限設定時には第1および第2スイツ
チ22゜25を閉成し、時限設定された時間経過後には
これらスイッチ22.25を開成する構成としである。
37はトライアック35の導通を制御するトランジスタ
で、そのベースはPUT2C!のカソードKに接続され
ている。
で、そのベースはPUT2C!のカソードKに接続され
ている。
上記構成においてその動作を第3図および第4図を参照
し、従来例と同様に説明する。
し、従来例と同様に説明する。
(1)1回目のトースト焙焼
タイマモー夕36の操作軸を回転して所定の時限設定(
時間t2 )を行なうと、従来例と同様の動作が行なわ
れる。
時間t2 )を行なうと、従来例と同様の動作が行なわ
れる。
(負荷36への通電時−T1=t1+t2)(2)休止
期間 従来例と同様に、充放電用コンデンサ26に蓄えられた
電荷が放電抵抗2B、PUT2.9およびトランジスタ
37を通して放電する。
期間 従来例と同様に、充放電用コンデンサ26に蓄えられた
電荷が放電抵抗2B、PUT2.9およびトランジスタ
37を通して放電する。
また、容hl値の小さいリセット用コンデンサ32に蓄
えられた電荷は第1の抵抗31を通して放電しきってし
まう。
えられた電荷は第1の抵抗31を通して放電しきってし
まう。
(3)2回目のトースト焙焼
再びタイマモータ36の操作軸を回転して1回目と同時
間t2 の時限設定を行なうと、第1゛スイツチ22が
閉じられて負荷23に再び通電が開始されるとともに第
2スイツチ26も閉じられるので、P’UT29の谷電
流値は工v1となってアノード電流IAを越えるため、
PUT29は確実に○FF L、充放電用コンデンサ2
らの電圧■cは第2スイツチ25の投入時の電圧より再
び上昇を開始し、所定時間(t1’)経過後、充放電用
コンデンサ26の電圧VcがPUT29のゲート電位■
Gを越えてPUT29が導通状態になり、その結果、タ
イマモータ36が駆動され、時限設定時間t2が経過す
ると負荷23への通電が停止する。
間t2 の時限設定を行なうと、第1゛スイツチ22が
閉じられて負荷23に再び通電が開始されるとともに第
2スイツチ26も閉じられるので、P’UT29の谷電
流値は工v1となってアノード電流IAを越えるため、
PUT29は確実に○FF L、充放電用コンデンサ2
らの電圧■cは第2スイツチ25の投入時の電圧より再
び上昇を開始し、所定時間(t1’)経過後、充放電用
コンデンサ26の電圧VcがPUT29のゲート電位■
Gを越えてPUT29が導通状態になり、その結果、タ
イマモータ36が駆動され、時限設定時間t2が経過す
ると負荷23への通電が停止する。
したがって、負荷23への通電時間T2はt1′+t2
となり、1回目の焙焼時の負荷23への通電時間T1
より器体加熱室の加熱・放冷特性に相応して短((11
−117)なるため、1回口と同一のトーストの焼色が
得られる。
となり、1回目の焙焼時の負荷23への通電時間T1
より器体加熱室の加熱・放冷特性に相応して短((11
−117)なるため、1回口と同一のトーストの焼色が
得られる。
ナオ、PUT29の谷電流値I■は、第2スイツチ26
の投入時の工■1 よりリセット用コンデンサ32の充
電に従い減少してすぐにIv2 となり、したがってタ
イマモータ36の作動がt2の開停止することはない。
の投入時の工■1 よりリセット用コンデンサ32の充
電に従い減少してすぐにIv2 となり、したがってタ
イマモータ36の作動がt2の開停止することはない。
発りJの効果
以上の実施例の説明からり]もかなように、木発ナノの
リセット機能付き保持回路によれば、リセット用コンデ
ンサを設けるといった簡単な構成ニより、直流電源投入
時のNゲートサイリスタの谷電流値を直流電源投入以前
のNゲートサイリスタのアノード電流より一時的に大き
くできるため、確実にNゲートサイリスタを元の非導通
状態に戻すことが可能となるものである。
リセット機能付き保持回路によれば、リセット用コンデ
ンサを設けるといった簡単な構成ニより、直流電源投入
時のNゲートサイリスタの谷電流値を直流電源投入以前
のNゲートサイリスタのアノード電流より一時的に大き
くできるため、確実にNゲートサイリスタを元の非導通
状態に戻すことが可能となるものである。
第1図は従来の保持回路を用いたオーブントースタの電
気回路図、第2図は同電気回路図における電圧・電流対
時間特性図、第3図は本発明のリセット機能イづき保持
回路を用いたオーブントースタの電気回路図、第4図は
同電気回路図における電圧・電流対時間特性図である。 24・・・・・・直流電源、29・・・・・・Nゲート
サイリスク、30・・・・・並列接続体、31・・・・
・・第1の抵抗、32・・・・・・リセット用コンデン
サ、33・・・・・・第2の抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第
2 図 は遇端間□
気回路図、第2図は同電気回路図における電圧・電流対
時間特性図、第3図は本発明のリセット機能イづき保持
回路を用いたオーブントースタの電気回路図、第4図は
同電気回路図における電圧・電流対時間特性図である。 24・・・・・・直流電源、29・・・・・・Nゲート
サイリスク、30・・・・・並列接続体、31・・・・
・・第1の抵抗、32・・・・・・リセット用コンデン
サ、33・・・・・・第2の抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第
2 図 は遇端間□
Claims (1)
- Nゲートサイリスタのゲート端子に、第1の抵抗とリセ
ット用コンデンサよりなる並列接続体の一端を接続する
とともに、第2の抵抗を介して直流電源の負極側に接続
し、前記並列接続体の他端は前記直流電源の正極側に接
続してなるリセット機能付き保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030513A JPS60174520A (ja) | 1984-02-20 | 1984-02-20 | リセツト機能付き保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030513A JPS60174520A (ja) | 1984-02-20 | 1984-02-20 | リセツト機能付き保持回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60174520A true JPS60174520A (ja) | 1985-09-07 |
Family
ID=12305888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59030513A Pending JPS60174520A (ja) | 1984-02-20 | 1984-02-20 | リセツト機能付き保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60174520A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649157U (ja) * | 1979-09-21 | 1981-05-01 |
-
1984
- 1984-02-20 JP JP59030513A patent/JPS60174520A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649157U (ja) * | 1979-09-21 | 1981-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823796A (en) | Defibrillator circuit for producing a trapezoidal defibrillation pulse | |
| JPS60174520A (ja) | リセツト機能付き保持回路 | |
| JPS5820967Y2 (ja) | オンドコントロ−ラ | |
| JPH0429291Y2 (ja) | ||
| JPH02195903A (ja) | ヘアードライヤ | |
| JPH034158Y2 (ja) | ||
| JPS60148505A (ja) | ヘア−ドライヤ | |
| JPS604881A (ja) | 時限補正装置 | |
| JPH04555Y2 (ja) | ||
| JPS6155753B2 (ja) | ||
| EP0628975A2 (en) | Spark suppressor circuit for protection of an electrical switch, and electrical thermal appliance comprising such a circuit | |
| JPH0533494U (ja) | ヒータ電源装置 | |
| JPS5938016Y2 (ja) | 電磁石の励磁装置 | |
| JPS637015Y2 (ja) | ||
| JPH0568242B2 (ja) | ||
| JPS6111776Y2 (ja) | ||
| JPS5826776Y2 (ja) | コンデンサ駆動電気釘打機の制御装置 | |
| JPH0462608A (ja) | Dc―dcコンバータの突入電流防止回路 | |
| JPH01288207A (ja) | 頭髪処理装置 | |
| JPH0323804Y2 (ja) | ||
| JPH01170365A (ja) | 突入電流防止回路 | |
| JPH0364973B2 (ja) | ||
| JPH0360252B2 (ja) | ||
| JPS6228557B2 (ja) | ||
| JPS60152828A (ja) | 自動焙焼装置 |