JPS60176269A - 電荷転送素子 - Google Patents
電荷転送素子Info
- Publication number
- JPS60176269A JPS60176269A JP59032854A JP3285484A JPS60176269A JP S60176269 A JPS60176269 A JP S60176269A JP 59032854 A JP59032854 A JP 59032854A JP 3285484 A JP3285484 A JP 3285484A JP S60176269 A JPS60176269 A JP S60176269A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- electrode
- narrowing
- charge transfer
- channel width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/454—Output structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/335—Channel regions of field-effect devices of charge-coupled devices
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は、電荷の転送方向に対しチャンネル幅が絞シ込
まれた転送チャンネルを有する電荷転送素子に関するも
のである。
まれた転送チャンネルを有する電荷転送素子に関するも
のである。
従来、電荷転送方間にチャンネル幅の絞少込みを有する
電荷転送素子に於ては、この絞シ込み部分に於て転送す
べき電荷の送り残しが生じ、転送効率の劣化が発生する
ことがわかった。この現象ｔ−第１図、第２図及び第３
図を用いて説明する。
電荷転送素子に於ては、この絞シ込み部分に於て転送す
べき電荷の送り残しが生じ、転送効率の劣化が発生する
ことがわかった。この現象ｔ−第１図、第２図及び第３
図を用いて説明する。
第１図は従来の電荷転送素子に於ける。電荷転送方間に
対しチャンネル幅に絞フ込み部を有する場合の平面図で
ある０幅の広いチャンネル部は幅の狭いチャンネル部２
と、両者の境界であるチャンネル絞シ込み部３′（ｉ−
介して連結されている。信号電荷は転送方向４に向けて
送られる。尚チャンネル絞シ込みによる転送効率の劣化
の問題は表面チャンネルや埋込みチャンネルに依らず、
又転送ゲート電極に供給されるクロ、クパルスの相数に
依らず生じることがわかった。従って、ここではＮ型埋
込みチャンネルを有する４相パルス駆動方式を例示する
。転送ゲート電極φｌ〜φ４ は図に示す如くこの順に
配置されている。
対しチャンネル幅に絞フ込み部を有する場合の平面図で
ある０幅の広いチャンネル部は幅の狭いチャンネル部２
と、両者の境界であるチャンネル絞シ込み部３′（ｉ−
介して連結されている。信号電荷は転送方向４に向けて
送られる。尚チャンネル絞シ込みによる転送効率の劣化
の問題は表面チャンネルや埋込みチャンネルに依らず、
又転送ゲート電極に供給されるクロ、クパルスの相数に
依らず生じることがわかった。従って、ここではＮ型埋
込みチャンネルを有する４相パルス駆動方式を例示する
。転送ゲート電極φｌ〜φ４ は図に示す如くこの順に
配置されている。
第２図は転送ゲート電極に印加される電圧■。
がハイレベル（＝１０Ｖ）とロー・レベル（＝ＯＶ）の
場合の埋込みチャンネル電位４０チヤンネル幅Ｗ依存性
を示す特性図である６図に示したように、狭チャンネル
効果によシチャンネル幅が狭くなるにつれてチャンネル
電位ψは低下する。第３−ａ図に第１図でのＡ−４’断
面での電極配置を示す。
場合の埋込みチャンネル電位４０チヤンネル幅Ｗ依存性
を示す特性図である６図に示したように、狭チャンネル
効果によシチャンネル幅が狭くなるにつれてチャンネル
電位ψは低下する。第３−ａ図に第１図でのＡ−４’断
面での電極配置を示す。
第３−ｂ図及び第３−ｃ図に、該電極配置下のチャンネ
ル電位ψと信号電荷転送状況を示す、第３−ｂ図はチャ
ンネル絞り込み部３の電極φ４下に信号電荷が保持され
ているクロック・パルス印加状態を、第３−ｃ図に該状
態よシ次の電極下に信号電荷を転送する場合を表わす。
ル電位ψと信号電荷転送状況を示す、第３−ｂ図はチャ
ンネル絞り込み部３の電極φ４下に信号電荷が保持され
ているクロック・パルス印加状態を、第３−ｃ図に該状
態よシ次の電極下に信号電荷を転送する場合を表わす。
第３−ａ〜第３−ｃ図に於て記号は第１図と同一であっ
て、チャンネル絞り込み部３はφ４電極下にある。
て、チャンネル絞り込み部３はφ４電極下にある。
第１図のように電極の下にチャンネル幅の絞り込み部が
あると、第２図から明らかな如く、絞シ込み部に於て、
第３−ｃ図に示す如く、信号電荷に対し障壁電位へψが
生じ、信号電荷の送シ残しに依少転送効率の劣化を招く
。例えば広いチャンネル幅Ｗ＝２０μ、 狭いチャンネ
ル幅Ｗ＝７μとすると、絞り込み部での電位障壁△ψは
１．２ｖ生じることになる。埋込みチャンネルに於ける
次の電極φ１からの横方同電界による障壁引き下げ効果
により多少Δψは軽減されるが、絞シ込みが増す程大き
な障壁電位が形成され転送効率が劣化することがわかる
。原理的にはチャンネル絞り込み部が１電極端部境界に
自己整合配置されればこの現象は回避されるが、チャン
ネル部とゲート電極部が別々の７オトレジストエ程で形
成されるので、単にチャンネル絞り込み部が電極端部に
配置されるようにパターンを設計しても、フォトレジス
ト工程の目合せに於けるズレによジ必ず自己整合配置が
なされず、電極下にかくれてチャンネル絞り込み部が配
置されてしミつことになる。
あると、第２図から明らかな如く、絞シ込み部に於て、
第３−ｃ図に示す如く、信号電荷に対し障壁電位へψが
生じ、信号電荷の送シ残しに依少転送効率の劣化を招く
。例えば広いチャンネル幅Ｗ＝２０μ、 狭いチャンネ
ル幅Ｗ＝７μとすると、絞り込み部での電位障壁△ψは
１．２ｖ生じることになる。埋込みチャンネルに於ける
次の電極φ１からの横方同電界による障壁引き下げ効果
により多少Δψは軽減されるが、絞シ込みが増す程大き
な障壁電位が形成され転送効率が劣化することがわかる
。原理的にはチャンネル絞り込み部が１電極端部境界に
自己整合配置されればこの現象は回避されるが、チャン
ネル部とゲート電極部が別々の７オトレジストエ程で形
成されるので、単にチャンネル絞り込み部が電極端部に
配置されるようにパターンを設計しても、フォトレジス
ト工程の目合せに於けるズレによジ必ず自己整合配置が
なされず、電極下にかくれてチャンネル絞り込み部が配
置されてしミつことになる。
（発明の目的）
本発明の目的は転送効率の劣化のないチャンネル絞り込
み部を有する電荷転送素子を提供することにある。
み部を有する電荷転送素子を提供することにある。
（発明の構成）
不発明によればチャンネル絞り込み部を第】の電極層形
成後に規定することに療フ、ｌ＊極端にチャンネル絞シ
込み部を自己整合配置させることができ、任意のチャン
ネル幅の絞フ込みを有する場合に於ても、転送効率の良
い電荷転送素子が得られる。
成後に規定することに療フ、ｌ＊極端にチャンネル絞シ
込み部を自己整合配置させることができ、任意のチャン
ネル幅の絞フ込みを有する場合に於ても、転送効率の良
い電荷転送素子が得られる。
（実施例の説明）
次に不発明の一実施例を図を参照に説明する。
第４図に、素子形成中に於ける第１図と同等の素子平面
図を示す０図は第１層目の多結晶シリコンゲー）［極形
成後の素子平面図であって、図中１は幅の広いチャンネ
ル、２は幅の狭いチャンネル、３は素子分離のチャンネ
ルストッパーに依るチャンネル絞夛込み部、５１〜５４
は第１層目の多結晶シリコンによるゲート電極である。
図を示す０図は第１層目の多結晶シリコンゲー）［極形
成後の素子平面図であって、図中１は幅の広いチャンネ
ル、２は幅の狭いチャンネル、３は素子分離のチャンネ
ルストッパーに依るチャンネル絞夛込み部、５１〜５４
は第１層目の多結晶シリコンによるゲート電極である。
これらを形成する筐での工程は従来と同一であるが、チ
ャンネル絞り込み部３を第１層目の多結晶シリコンゲー
ト隼極間（図では５４と５１間）に配置する。しかる後
点線で囲まれた領域に開口部を持つフォトレジスト材を
形成し、このレジスト材と第１層目の多結晶シリコンゲ
ート電極をマスク材として図中斜線領域にチャンネルス
トッパーと同一４電形の不純物をイオン注入し、チャン
ネル絞り込み部を電極５４端に自己整合配置する。次に
フォトレジスト材金除去し、第１図と同様に第２１蛮目
の多結晶シリコン電極を形成し電荷結合素子を得る。こ
の方法に依れば、広いチャンネル幅Ｗｌから狭いチャン
ネル諸Ｗ２まで絞夛込む場合、その絞り込み割合がいく
ら大きくても、広いチャンネル幅Ｗ１から前記イオン注
入で規定されたｔｌぼ狭いチャンネル幅Ｗｌに同等な狭
いチャンネル幅Ｗ２′への絞り込み部は１電極下に自己
整合配置されるので、従来生じた電位障壁は発生しない
。又イオン注入で規定されたチャンネル幅Ｗ鵞′は、斜
線部イオン注入領域がＷ２への入り込み防止のためにイ
オン注入マスク形成時の目合せ余格分だけ狭いだけで、
その差分ｗ、’−ｗ、はチャンネルＱ絞り込み割合に依
存せず、微小である。よってほぼ隣接電極による横方向
電界による障壁引き下げ効果でその部分に生じる障壁ｅ
よ解消されるわけであり、従って転送効率の劣化のない
電荷転送素子が得られるものである。
ャンネル絞り込み部３を第１層目の多結晶シリコンゲー
ト隼極間（図では５４と５１間）に配置する。しかる後
点線で囲まれた領域に開口部を持つフォトレジスト材を
形成し、このレジスト材と第１層目の多結晶シリコンゲ
ート電極をマスク材として図中斜線領域にチャンネルス
トッパーと同一４電形の不純物をイオン注入し、チャン
ネル絞り込み部を電極５４端に自己整合配置する。次に
フォトレジスト材金除去し、第１図と同様に第２１蛮目
の多結晶シリコン電極を形成し電荷結合素子を得る。こ
の方法に依れば、広いチャンネル幅Ｗｌから狭いチャン
ネル諸Ｗ２まで絞夛込む場合、その絞り込み割合がいく
ら大きくても、広いチャンネル幅Ｗ１から前記イオン注
入で規定されたｔｌぼ狭いチャンネル幅Ｗｌに同等な狭
いチャンネル幅Ｗ２′への絞り込み部は１電極下に自己
整合配置されるので、従来生じた電位障壁は発生しない
。又イオン注入で規定されたチャンネル幅Ｗ鵞′は、斜
線部イオン注入領域がＷ２への入り込み防止のためにイ
オン注入マスク形成時の目合せ余格分だけ狭いだけで、
その差分ｗ、’−ｗ、はチャンネルＱ絞り込み割合に依
存せず、微小である。よってほぼ隣接電極による横方向
電界による障壁引き下げ効果でその部分に生じる障壁ｅ
よ解消されるわけであり、従って転送効率の劣化のない
電荷転送素子が得られるものである。
第１図は従来実施例に於りるチャン；トル絞り込み部を
有る電荷転送素子の平面図で、図中１は幅ノ広イチャン
ネル、２は幅の狭いチャンネル、３はチャンネル絞り込
み部、４は信号電荷の転送方向、φ１〜φ４は転送りロ
ックゲート電極を示す。 第２図は埋込みチャンネル電位のチャンネル幅依存性を
示す特性図である。 第３−ａ図は第１図Ａ−Ａ’断面での電極配置図を示し
、図中の記号は第１図と同一である・第３−ｂ図及び第
３−ｃ図は前記Ｎ５−ａ図の電極配置下のチャンネル電
位と信号電荷転送状態図を示し、第３−ｂ図はチャンネ
ル絞シ込み部３の電極φ４下に信号電荷が保持されてい
るクロックパルス印加状態図、第３−ｃ図に該状態よフ
次の電極下に信号電荷を転送する状態図を夫々示す。 第４図は不発明の一実施例に於ける従来実施例と同等部
分での素子製造途中の平面図であって、図中１は広いチ
ャンネル幅Ｗｌを有するチャンネル部％２は狭いチャン
ネル幅Ｗ２を有するチャンネル部、３は該チャンネル部
間の絞り込み部、５１〜５４は第１層目多結晶シリコン
ゲート電極、６は自己整合チャンネル絞シ込み形成のた
めのチャンネルストッパーと同一４電形イオン注入の７
オトレジスト拐開ロ部、斜線部はイオン注入でチャンネ
ル幅ｗ２’に規定された自己整合チャンネル絞シ込み領
域を示す。 ψ２命へ会合んル≠ｔｆｚ ｆ’ｓ 第ｆ 図 筋７区
有る電荷転送素子の平面図で、図中１は幅ノ広イチャン
ネル、２は幅の狭いチャンネル、３はチャンネル絞り込
み部、４は信号電荷の転送方向、φ１〜φ４は転送りロ
ックゲート電極を示す。 第２図は埋込みチャンネル電位のチャンネル幅依存性を
示す特性図である。 第３−ａ図は第１図Ａ−Ａ’断面での電極配置図を示し
、図中の記号は第１図と同一である・第３−ｂ図及び第
３−ｃ図は前記Ｎ５−ａ図の電極配置下のチャンネル電
位と信号電荷転送状態図を示し、第３−ｂ図はチャンネ
ル絞シ込み部３の電極φ４下に信号電荷が保持されてい
るクロックパルス印加状態図、第３−ｃ図に該状態よフ
次の電極下に信号電荷を転送する状態図を夫々示す。 第４図は不発明の一実施例に於ける従来実施例と同等部
分での素子製造途中の平面図であって、図中１は広いチ
ャンネル幅Ｗｌを有するチャンネル部％２は狭いチャン
ネル幅Ｗ２を有するチャンネル部、３は該チャンネル部
間の絞り込み部、５１〜５４は第１層目多結晶シリコン
ゲート電極、６は自己整合チャンネル絞シ込み形成のた
めのチャンネルストッパーと同一４電形イオン注入の７
オトレジスト拐開ロ部、斜線部はイオン注入でチャンネ
ル幅ｗ２’に規定された自己整合チャンネル絞シ込み領
域を示す。 ψ２命へ会合んル≠ｔｆｚ ｆ’ｓ 第ｆ 図 筋７区
Claims (1)
- 電荷の転送方向に対してチャンネル幅を異ならしめた電
荷転送素子において、チャンネル幅の広い部分と狭い部
分の境界が転送電極に対しほぼ自己整合配置されたこと
を特徴とする電荷転送素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032854A JPH0618263B2 (ja) | 1984-02-23 | 1984-02-23 | 電荷転送素子 |
| US07/042,091 US4728622A (en) | 1984-02-23 | 1987-03-12 | Charge transfer device having a width changing channel |
| US07/024,923 US4782374A (en) | 1984-02-23 | 1987-03-12 | Charge transfer device having a width changing channel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032854A JPH0618263B2 (ja) | 1984-02-23 | 1984-02-23 | 電荷転送素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60176269A true JPS60176269A (ja) | 1985-09-10 |
| JPH0618263B2 JPH0618263B2 (ja) | 1994-03-09 |
Family
ID=12370421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032854A Expired - Lifetime JPH0618263B2 (ja) | 1984-02-23 | 1984-02-23 | 電荷転送素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US4782374A (ja) |
| JP (1) | JPH0618263B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2597647B1 (fr) * | 1986-04-18 | 1992-06-12 | Thomson Csf | Registre a decalage a transfert de charge muni d'un dispositif de lecture en tension sur diode flottante |
| KR930000720B1 (ko) * | 1990-01-29 | 1993-01-30 | 금성일렉트론 주식회사 | 자기정열을 이용한 ccd 채널의 제조방법 |
| US5567553A (en) * | 1994-07-12 | 1996-10-22 | International Business Machines Corporation | Method to suppress subthreshold leakage due to sharp isolation corners in submicron FET structures |
| US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384488A (en) * | 1976-12-29 | 1978-07-25 | Matsushita Electric Ind Co Ltd | Electric charge transfer device |
| JPS54158176A (en) * | 1978-06-02 | 1979-12-13 | Sony Corp | Charge transfer device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3770988A (en) * | 1970-09-04 | 1973-11-06 | Gen Electric | Self-registered surface charge launch-receive device and method for making |
| DE2314260A1 (de) * | 1972-05-30 | 1973-12-13 | Ibm | Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung |
| US3834959A (en) * | 1972-06-30 | 1974-09-10 | Ibm | Process for the formation of selfaligned silicon and aluminum gates |
| US4035906A (en) * | 1975-07-23 | 1977-07-19 | Texas Instruments Incorporated | Silicon gate CCD structure |
| US4158209A (en) * | 1977-08-02 | 1979-06-12 | Rca Corporation | CCD comb filters |
| GB2010010B (en) * | 1977-10-19 | 1982-02-17 | Gen Electric Co Ltd | Charge coupled devices |
-
1984
- 1984-02-23 JP JP59032854A patent/JPH0618263B2/ja not_active Expired - Lifetime
-
1987
- 1987-03-12 US US07/024,923 patent/US4782374A/en not_active Expired - Lifetime
- 1987-03-12 US US07/042,091 patent/US4728622A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384488A (en) * | 1976-12-29 | 1978-07-25 | Matsushita Electric Ind Co Ltd | Electric charge transfer device |
| JPS54158176A (en) * | 1978-06-02 | 1979-12-13 | Sony Corp | Charge transfer device |
Also Published As
| Publication number | Publication date |
|---|---|
| US4782374A (en) | 1988-11-01 |
| US4728622A (en) | 1988-03-01 |
| JPH0618263B2 (ja) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69525592T2 (de) | Graben-dmos-transistor mit kanalblockierer in den zellgrabenecken | |
| JPS596072B2 (ja) | 電荷転送デバイス | |
| US4316203A (en) | Insulated gate field effect transistor | |
| DE112006000522T5 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| JP2807523B2 (ja) | 電荷結合素子の製造方法 | |
| US4097885A (en) | Compact, two-phase charge-coupled-device structure utilizing multiple layers of conductive material | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| JPS60176269A (ja) | 電荷転送素子 | |
| US6236085B1 (en) | Semiconductor memory device having high-concentration region around electric-field moderating layer in substrate | |
| US5175602A (en) | Pseudo bi-phase charge coupled device having narrow channel effect | |
| JPS60257574A (ja) | 電荷転送装置 | |
| KR920007785B1 (ko) | 이미지 센서장치 및 그 제조방법 | |
| JPS61179574A (ja) | 電荷結合素子 | |
| EP0626100A1 (de) | Verfahren zur herstellung einer halbleiterstruktur | |
| US4222165A (en) | Two-phase continuous poly silicon gate CCD | |
| JP2565257B2 (ja) | 電荷転送装置 | |
| JP2573182B2 (ja) | 電荷転送装置 | |
| JP3869066B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| EP0404306A2 (en) | Trench structured charge-coupled device | |
| JP2712424B2 (ja) | 電荷転送装置の製造方法 | |
| JPH08204031A (ja) | 不揮発性半導体メモリ素子の製造方法 | |
| JP2660013B2 (ja) | 半導体装置の製造方法 | |
| JPS60245176A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| DE3527949A1 (de) | Ladungsgekoppeltes bauelement (ccd) | |
| JPS63302553A (ja) | 電荷転送装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |