JPS60207918A

JPS60207918A - プログラマブルコントロ−ラ

Info

Publication number: JPS60207918A
Application number: JP59064736A
Authority: JP
Inventors: Yoshiyasu Hoshino; 星野　善保; Mamoru Tanaka; 守田中; Hiroyuki Kitamura; 北村　裕幸; Kazunari Mori; 森　一功
Original assignee: Shin Meiva Industry Ltd
Current assignee: Shinmaywa Industries Ltd
Priority date: 1984-03-30
Filing date: 1984-03-30
Publication date: 1985-10-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、プログラマブルコントローラに関する。

従来のプログラマブルコントローラは、制御対象の小規
模な場合と比較的大規模な場合において。

そのハードウェア構成が異なった２種類の方式があった
。

その１つの方式は、入出力ボードの点数が固定された拡
張性を有しないプログラマブルコントローラである。

他の１つの方式は、拡張性を有するプログラマブルコン
トローラで、入出力ボードを制御するＣＰＵおよび入出
力ボードの拡張インターフェースを具備した制御ボード
からなるもので、拡張が必要なときには他のマザーボー
ドに納められる入出力ボードに前記制御ボードを連結し
て使用される。

しかるに、この種の従来のプログラマブルコントローラ
では、制御対象の規模に応して上記２種類のハードウェ
ア構成のうちいずれか一方を選択しなければならなかっ
た。そのため、特定の小規模な制御対象に対してハード
ウェアを選択すると。

入出力ボードの点数が固定されていて、当該制御対象が
必要とする入出カモジュールが増えると。

インターフェースボードを新たに設計し直す必要があっ
た。さらに、そのようにして新たにインターフェースポ
ードを設計すると１回路自体の信頼性を再チェックしな
ければならないという問題点があった。

また、一方では、入出力ボードを拡張しないにもかかわ
らず、拡張機能をもった前記制御ボードを装備していた
りして高価な制御ボードが無駄になったりしていた。

本発明はかかる点に鑑み、ハードウェアを標準化したＣ
ＰＵボード、入出カポニド、インターフェースポードを
組合わせることによって、小規模から大規模に至る制御
対象に対する無駄のないハードウェア構成ができ、特に
多品種少量生産向けの制御装置に好適なプログラマブル
コントローラを提供することを目的とする。

以下１本発明の構成を実施例について図面を参照して説
明する。

第１図に基本ユニットＡを示し、該基本ユニットＡはＣ
ＰＵボード１と入力、出力の各ボード２゜２・・・とか
らなり、それらボードは収納ラック３内に設けられたマ
ザーボード４に接続されている。

マザーボード４には、同一形状のコネクタ５が複数間隔
をおいて設けられ、該マザーボード４を介して前記ＣＰ
Ｕボード１と入出力ボード２，２・・・との間での信号
のやりとりがなされる。

第２図は、第１図における各種ボードの関係をブロック
図で示している。

第３図は、前記ＣＰＬＩボードｌを示し、　ＣＰＵボー
ド１は前記入出力ボード２，２・・・を制御する基本構
成よりなり、しかも入出力拡張用インターフェースに接
続されるコネクタ６を備えている０図中。

７はＣＰＵ　（中央処理演算装置）、８はＲＯＭ、９は
ＲＡＭ、１０は外部ｔ８１器選択信号発生用デコーダで
あす、ツレらＣＰＬＩ　７．　ＲＡＭ　９．　デコーダ
１０１７）出力はコネクタ６ａに接続されている。一方
、アドレス情報ををするアドレス信号ＳＬ、データ情報
を示すデーク信号Ｓ２．コントロール信号Ｓ３．および
前記デコーダ１０から出力される選択信号ｓ４の４技の
信号が、ペリフェラルインターフェースアダプタ１１を
制１ａｌｌする。

ペリフェラルインターフェースアダプラダ１１は。

上記各種信号５ｌ−３４を受けて拡張ユニット（第４図
参照）を選択する８本のユニットセレクト信号線１４ａ
コネクタ６ｂが接続されるとともに、同一マザーボード
４内に納められている入出力ボード２゜２・・・を制御
する１６本の入力バス１２．出力バス１３゜８本のボー
ドセレクト信号線１４ｂ、該ボードセレクト信号線１４
ｂの出力状態をランチする３本のランチ線１５．および
ランチ状態を解除するりセント信号線１６が１前記コネ
クタ５みょびコネクタ６ｂに接続されている０図中１７
ａ〜１７ｄはバンファ回路である。

第４図は、上述したＣＰＵボード１にインク−フェース
ボード１８を直結し、該インターフェースポード１８を
介して２つの拡張ユニットＢ、Ｃに接続された状態を示
す。

拡張ユニットＢ、Ｃは、前記基本ユニ７）Ａの収納ラッ
ク３と同一形状の収納ランク１９．２０の各々に入出力
拡張ボード２１と複数の入出力ボード２２゜２２・・・
が収納されている。そして、基本ユニッ）Ａに設けられ
たインターフェースポード１８と拡張ユニソ＋−８に設
けられた入出力拡張ボー）２１とがフラントケーブル２
３によって連結され、拡張ユニットＢに設けられた前記
入出力拡張ボード２１と拡張ボードＣに設けられた入出
力拡張ボード２１とがフラットケーブル２４によって連
結されている。

また、拡張ユニットＢ、Ｃを構成する入出力拡張ボード
２１および入出力ボード２２・・・は各収納ランク１９
．２０内に設けられるマザーボード１９ａ　、　２０ａ
に接続されている。

第５図は、第４図における拡張状態をブロック図で表わ
した図で、第４図で示された各種ボードと同しものは同
一の符号で表わしている。

なお、第５図においては、インターフェースボード】８
からは６チヤンネルのＩｔｓ−２３２Ｃ回線２５によっ
て外部機器が接続されている。

すなわら、−のＩｔｓ−２３２Ｃ回線２５ａを介してプ
ログラムの作成、変更等を行うキーボード２６およびＬ
ＣＤ表示器２７をｊｌｉ制御するプログラムボード２８
が接続されている。

また、他のＲ３−２３２Ｃ回線２５ｂを介して、各種デ
ータの入力１表示等を行うための表示ボード２９（第１
１図参照）が接続され、該表示ボード２９を介して例え
は千−ボード３０．　ＣＲＴ表示器３１が設けられてい
る。

そして、前記６チヤンネルのＲ５−２３２Ｃ回線２５の
残り回線２５Ｃ（４チヤンネル分）は空スペースとなさ
れていて、制御対象に応じて自在に増設することができ
る。

第６図は、インターフェースポード１８のハードウェア
構成をブロック図で示し、インターフェースポード１８
は前記ＣＰＩＩボード２に直結され、シリアル信号で外
部ｆｉ器を制御するとともに、拡張ユニットＢ、Ｃ内に
設けられる入出力拡張ボード２１を介して前記ＣＰＵ　
７によって入出力ボード２２・・・を制御するボードで
ある。

コネクタ３２ａは、前記ＣＰＵボード１のコネクタ６ａ
に接続され、前記各信号５ｌ−８４がシリアルインター
フェース回路３３を経てシリアルな信号に変換されたの
ち、バッファ回路３４を介してコネクタ３５に接続され
、該コネクタ３５によって上述した様な外部機器とのイ
ンターフェースチャンネルが構成されている。

コネクタ３２ｂは、前記ＣＰＵボード１のコネクタ６ｂ
に接続され、前記入力バス１２．出力バス１３．ユニッ
トセレクト信号線１４ａ、ボードセレクト信号線１４ｂ
、ラッチ線１５．リセット信号線１６が各々バッファ回
路３６８〜３６ｅを介してコネクタ３７に接続されてい
る。

第７図に、入出力拡張ボード２２のハードウェア構成を
示し、該入出力拡張ボード２２は拡張ユニソ）Ｂ、Ｃ内
の入出力ボード２２と基本ユニットＡに設けられている
ＣＰＵ　７とのインターフェースをなすとともに、他の
拡張ユニットに対するインターフェースをなすものであ
る。

コネクタ３８ａは１ｍｊ記イフィンターフエースポード
１８ネクタ３７に接続され、前記入力バス１２．出力バ
ス】３．ボードセレクト信号線１４ｂ、ランチ線１５、
リセット信号線１６が各々バッファ回路３９２〜３９ｅ
を介して入力されている。そして、それら信号線のうら
ユニットセレクト信号線１４ａを除く信号線は、バッフ
ァ回路４０ａ〜４０ｄを介してコネクタ４１に接続され
ている。そして、該コネクタ４１によって拡張ユニット
Ｂ、Ｃのマザーボード１９ａ。

２０ａに接続される。一方、８本のユニットセレクト信
号線１４ａのうち７本の信号線が前記バッファ回路４０
Ｃ、４０ｄをｉｆ、ＩＪ御する信号となされ、該制御信
号によって当該拡張ユニットに収納されている入出力ボ
ード２２のうち１つのボードを選択する。

コネクタ３８ｂは、前記バッファ回路３９８〜３９０を
経た各種信号線を分枝してあらたなバッファ回路４２８
〜４２ｅを介して、当該入出力拡張ボード２２から次の
拡張ユニットに設けられる入出力拡張ボードに接続され
るものである。

以上の構成からなる基本ユニットおよび複数の拡張ユニ
ットにおいて、入カシーケンス制ｆｉｔ　、出力シーケ
ンス制御の手順について説明する。

ＣＰＬＩボードｌが各入力ボードに対して入力を行うに
は、まずＣＰＵ　７が入力を行う必要がある人力ボード
が接続されているユニットを選択するユニットセレクト
信号を出力する。この信号が出力され当該ユニットが選
択されると、当該ユニットのボードセレクト信号とラン
チ信号が出力可能となリ、３ｊ！択されなかった他のユ
ニットのボードセレクト信号とランチ信号は出力できな
くなる。次に。

ＣＩ’Ｕ　７から当該入力ボードが接続されているボー
ドの位置を示すボードセレクト信号を出力し、当該入力
ボードが入力バス１２と接続状態となり、その入力ハス
１２のデータを読込む。

一方、データを出力する場合には、まず上述したデータ
を入力する場合と同様にユニットセレクト信号、ボード
セレクト信号が出力されて、出力ボードと出力バス１３
が接続状態となり、その後ランチ信号が出力されて出力
信号の状態を保持する。

次に１本発明に係るプログラマブルコントローラの実施
態様を第８図乃至第１２図を参Ｉ！＜＜　して説明する
。

第８図は、基本ユニットＡ内の前記ＣＰＵボードｌにイ
ンターフェースボード１８を直結し、ｌｌ５−２３２Ｃ
回線２５を介してミニプリンタ４３が接続された場合で
、この場合はＣＰＵボード１のＣＰＵ　７によってミニ
プリンタ４３の：ｌｉ’、’　御が可能である。

第９図は、第８図におけるミニブリンク４３の替りにイ
ンターフェースポード１８に刻して双方向性の信号をや
りとりするパソコン４４が接続された場合で、この場合
もＣＰＵボード１のＣＩ”Ｕ　７によってパソコン４４
を直接に制御が可能である。

第１Ｏ図は、基本ユニッ）ＡのＣＰＵボード１に接続さ
れる表示ボード４５を介して複数の端末器が平行して動
作可能になされた場合であり、端末器としてはキー人力
装置４６．　ＬＥＩＩ表示装置４７．プリンタ装置４８
．　ＣＲＴ装置４９を例示している。

表示ボード４５のハードウェア構成は第１１図に示すよ
うに、　ｃｐｕボードｌに設けられるＣＰＵ　７と別個
に、前記各種端末器の並行処理を制御するｃｐｕ５０が
設けられている。

図中＋　５１＋　５２はシリアルインターフェース回路
。

５３、５４はべりフェラルインターフェースアダプタ。

５５はＲＯＭ　、　５６はＲＡ門、５７はＣＩ？Ｔコン
トローラである。

このような構成からなる表示ボード４５を用いれば、基
本ユニッ）Ａの処理速度に影響することなく複数の端末
器の平行処理が可能である。

第１２図は、拡張ユニットＢ、Ｃにおいても基本ユニッ
トＡ内に設けたＣＰＵボード１を設け、各ユニット間は
前記インターフェースポード１８を介して接続された場
合で、この場合は外部機器をユニット毎に独立のＣＰＵ
ボード１．１で制御でき、しかも各ユニット毎のＣＰＩ
Ｉ同士をインターフェースポード１８．１８を介して総
合的なコントロールが行え、また制御速度を向上させる
ことができる。

なお、前記入出力ボード２．２２は入出力の双方のモジ
ュールを供えたボードであってもよいし。

入力、出力の一方のモジュールを有したボードであって
もよい。

本発明は以上述べたように、基本構成からなるＣＩＩＵ
ボードと入力、出力ボードによって基本ユニットを構成
したプログラマブルコントローラであるので、小規模な
制御対象に対して無駄がない極めてコンパクトな装置と
なる。また、不必要な入出力拡張機能を搭載していない
ので低コストでの製作が可能となる。さらに、たとえ小
規模な制御対象に拡張の必要性が生じた場合では、入出
力拡張用インターフェースに接続可能なコネクタを備え
ているので、拡張も容易である。

また、　ＣＰＵボードにインターフェースポードが直結
されるので、入出力の増設、端末器の接続時においても
新たに設計をしたインターフェース回路を４１￥備する
必要がない、よって１本発明によれば小規模から大規枳
に至る制御対象に対して無駄のないハードウェア構成が
でき、特に多品種少量生産向けの制御装置に好適である
。

【図面の簡単な説明】

第１図は本発明のプログラマブルコントローラの第一発
明に係る基本ユニットを示す概略図、第２図は同ブロッ
ク図、第３図はＣｌ１ｌｌボードを示すブロック図、第
４図は第二発明に係る構成を示す概略図、第５図は同ブ
ロック図、第６図はインターフェースポードを示すブロ
ック図、第７図は入出力拡張ボードを示すブロック図、
第８図乃至第１２図は実施態様を例示し、第８図はミニ
プリンタの接続を示すブロック図、第９図はパソコンの
接続を示すブロック図、第１０図は表示ボーＩ゛を介し
て複数の端末器を接続したブロック図、第１１図は表示
ボードの構成を示すブロック図、第１２図はインターフ
ェースを介しての拡張を示すブロック図である。Ａ・・・基本ユニット　１・・・ｃＰＵボード２・・・
入出力ボード　４・・・マザーボード７　・ＣＰＩＩ　
８　・ＲＯＭ９・・・ＲＡＭ　１０・・・デコーダ１８・・・インターフェースボードＢ、Ｃ・・・拡張ユニット　２１・・・入出力拡張ボー
ド２２・・・入出力ボード第１図マ第２図？！６図７月第７図２７　、＋

Claims

【特許請求の範囲】（１１マザーボードに納められる複数枚の入出カモジュ
ールを制御するとともに入出力拡張用インターフェース
に接続可能なコネクタを備えてなるＣＰＩＩボードと、
入力、出力モジュールの両方または一方のモジュールを
形成する入出力ボードが前記マザーボードに接続され。しかも前記ＣＰＵボードのコネクタを介して増設可能あ
るいは端末器が接続可能なインターフェースボードを直
結してなることを特徴とするプログラマブルコントロー
ラ。（２）　インターフェースポードには９通信回線を通じ
て端末器を接続可能とした特許請求の範囲第１項記載の
プログラマブルコントローラ。（３）　インターフェースポードには、入出力拡張ユニ
ッｌを接続可能とした特許請求の範囲第１項記載のプロ
グラマブルコントローラ。（４１ＣＰＵボードには８表示ボードを介して端末器を
接続可能とした特許請求の範囲第１項記載のプログラマ
ブルコントローラ。（５）表示ボードには５前記マザーボードに設けられた
ＣＰＵとは別のＣＰＵが設けられ、該ＣＰＵによって端
末器を制御可能とした特許請求の範囲第４項記載のプロ
グラマブルコントローラ。（６）　インターフェースポードは、他のマザーボード
に設けられるＣＰＵボードに直結されてなる他のインタ
ーフェースポードに接続可能としたことを特徴とする特
許請求の範囲第１項記載のプログラマブルコントローラ
。