JPS60223472A - Ｄｃ−ｄｃコンバ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、ＤＣ−１）Ｃコンバータ回路に関する。

［発明の技術的背頻とその問題点］ 近年、レーザ加工機等の発達に伴い、その駆動電源とし
て、リップルの少ない比較的高電圧出力を安定して得ら
れる安価かつ小形のＤＣ−ＤＣコンバータの需要が高い
。

第２図は、ｒ）Ｃ−ＤＣコンバータ回路の１例を示し、
第３図の（Ａ）乃至（Ｇ）は当該Ｄ　Ｃ−ＤＣコンバー
タ回路の作用を示すタイミングチャートである。同図に
おいて、直流型ｍ１に対して直交変換回路３が直列に接
続され、当該直交変換回路３の出力が変圧器５の１次コ
イル７に接続されている。当該変圧器５の２次コイル９
は整流回路１１に接続され、当該整流回路１１の出力に
は平滑コンデンサ１３および負荷抵抗１５が並列に接続
されている。なお、前記直交変換回路３には、バイパス
コンデンサ１７が並列に接続されている。

直交変換回路３は、直流を交流に変換出力するもので、
ブリッジを構成する４つのＦＥＴ３１、３３．３５．３
７を有する。すなわち、詳細に（ま、ＦＥＴ３１および
３５にあっては、そのドレイン端子がいづれも直流電源
１の正極に接続され、ソース端子がそれぞれＦＥＴ３３
および３７のドレイン端子に接続されている。また、Ｆ
ＥＴ３３および３７にあっては、そのソース端子がいず
れも前記直流電源１の負極に接続されている。さらに、
直交変換回路３の出力として、ＦＥＴ３１のソース端子
とＦＥＴ３３のドレイン端子との間が前記１次コイル７
の一方に接続され、ＦＥＴ３５のソース端子とＦＥＴ３
７のドレイン端子との間が前記１次コイル７の他方に接
続されている。そして、各ＦＥＴ３１．３３．３５．３
７のゲート端子Ｇ、を図示しないドライバ回路に接続さ
れており、当該ドライバ回路は、各ＦＥＴのゲート端子
への導通信号（第３図の（Ａ）乃至（Ｄ）参照）の供給
制御により、ＦＥＴ３１．３７とＦＥＴ３３．３５とを
交互に導通させる。すなわち、ＦＥＴ３１．３７の導通
時には、直流電源１→ＦＥＴ３１→１次］イル７→ＦＥ
Ｔ３７→直流電［ｉｌｌの経路で電流が流れ、ＦＥＴ３
３．３５の導通時には、直流型＋１ｐＨ→ＦＥＴ３５→
１次コイル７→ＦＥＴ３３→直流電源１の経路で電流が
流れることになる。

したがって、１次コイル７には、直交変換回路３の出力
として、互いに逆方向の電流が交互に流されることにな
り、実質上直流電源１の電ＶｆＩＥに対し、（十Ｆ）〜
（−Ｆ）に変化する方形波電圧（第３図（Ｅ）参照）が
生じる。

このような構成の（）Ｃ−１）Ｃ，ｌンバータ回路にあ
っては、変圧器５が１次コイル７に直交変換回路３０作
用により発生けしめられた方形波電圧（第３図（Ｅ）参
照）を変圧後に整流回路１１に出力する。そして、変圧
された方形波型１−「は、整流回路１１にａ５い′Ｃ整
流出力された後、平滑コンデン勺１３で平滑されること
で、リップルの少ない所望の電圧レベルを右づ′るパル
ス信号（第３図（Ｇ）参照）に整流出力される。

ところで、前記ＤＣ−［）Ｃコンバータ回路にあっては
、リップルの少ない所望の電圧レベルを有するパルス信
号（第３図（Ｇ）参照）を得るため３− の平滑処理において、当該パルス信号の立上がり部で平
滑コンデンサ１３を充電している。このことは、当該パ
ルス信号の立上がり時、・すなわちＦＥＴ３］、３３．
３５．３７の導通制御Ｉｌ開始時においては過渡的に第
３図（Ｆ）に示す如く大電流（突入電流）が当該ＦＥＴ
に流れるという事態を引き起こしている。このため、使
用するＦＥＴとしては、動作確保上電流容量定格の大き
なものを用いる必要がある。しかし、一般にこのような
ＦＥＴは、大形であるため小形化を図る上で障害となり
、加えて高価であるため電源回路のコストダウンを図る
ことができないという問題がある。

なお、ＦＥＴ３１．３３．３５．３７の導通開始時に突
入電流が流れることを防止するため、当該ＦＥＴのゲー
ト端子に供給する導通信号幅をパルス幅変調により狭く
してＦＥＴの導通時間を短かくすることが考えられる。

しかし、実際には、突入電流を十分抑制する程、前記導
通信号幅を狭くできないという別の問題がある。

［発明の目的］ ４− この発明は、上記に鑑みてなされたもので、その目的と
してはリップルの少ない所望の電圧レベルの電源供給を
妨げることなく、廉価でかつ小形化を図り得るＤＣ−ｏ
Ｃコンバータ回路を提供することにある。

［発明の概要１ 上記目的を達成するため、この発明は、スイッチング手
段を有し当該スイッチング手段をオン・オフ制御するこ
とで直流電圧源からの直流電圧を交流電圧に変換する直
交変換回路を有し、変換した交流電圧を変圧後に整流お
よび平滑するＤＣ−ＤＣコンバータ回路において、前記
直流電圧源の正極と直交変換手段との間に直列にインダ
クタンス回路を接続し、直列に接続した抵抗回路と整流
回路を当該インダクタンス回路に並列に接続することを
要旨とする。

［発明の実施例］ 第１図は、この発明の一実施例に係るＤＣ−ＤＣコンバ
ータ回路を示すものである。このＤＣ−ＤＣコンバータ
回路の特徴としては、直流電源１の正極にチョークコイ
ル１９を直列に接続すると共に、・当該チョークコイル
１９の両端に、抵抗２１およびカソードを前記直流電源
１の正極側ダイオード２３の直列回路を並列に接続する
ことで、直交変換回路３のＦＥＴ３　Ｌ　３３．３５．
３７に突入電流が流れることを防止することにある。

なお、第２図と同符号のものは、同一物を示し、その説
明は省略する。

次に、このＤＣ−ＤＣ，：］ンバータ回路の作用を第４
図の（Ａ＞乃至（１）を用いて説明する。

図示しないドライバ回路から、ＦＥＴ３１および３７に
は第４図の（Ａ＞、（Ｂ）に示す如き導電制御信号が、
ＦＥＴ３３および３５には第４図の（Ｃ）、（Ｄ）に示
す如き導電制御信号がそれぞれ供給されると、ＦＥＴ３
１および３７とＦＥＴ３３および３５は交互に導通制御
せしめられる。

づ−なわち、前者のＦＥＴの導通時には、直流電源１→
チヨ一クコイル１９→ＦＥＴ３１→１次コイル７→ＦＥ
Ｔ３７→直流電源１の経路で電流が流れる。後者のＦＥ
Ｔの導通時には、直流電源１→チヨ一クコイル１９→Ｆ
ＥＴ３５→１次コイル７→ＦＥＴ３３→直流電源１の経
路で電流が流れる。

この結果、１次トランス７には、直流電源１の電圧値Ｅ
だけ正電圧方向および負電圧方向に変化する方形波電圧
（第４図（Ｅ）参照）が発生する。

ところで、この場合、チョークコイル１９のインダクタ
ンス成分の作用により、前記経路に流れる電流としては
、導通制御開始時には急激な立上り増加とならず、一定
の遅れ時間をもって所定電流値に達する（第４図（Ｆ）
参照）。すなわち、インダクタンス成分には、磁束の変
化を妨げる作用があるため、チョークコイル１７がない
場合に比べて、導通制御開始時には平滑］ンデンＩｔ−
１３の充電に伴い、ＦＥＴに突入電流が流れるＪ：うな
ことがない。このため、ＦＥＴ３１．３３．３５．３７
としては、゛電流定格が小さなものを用いることができ
る。

このような直交変換回路３におけるＦＥＴ３１．３３．
３５．３７の導通制御の結果、１次コイル７には前述し
た如き方形波電圧（第４図（Ｅ））７− が発生する。この方形波電圧は、２次コイル９によって
変圧された後、整流回路１１および平滑コンデンサ１３
によりそれぞれ整流および平滑され、負荷１５において
所望の電圧レベルを有するパルス信号（第４図（Ｈ）参
照）として出力される。

一方、前記ドライバ回路からＦＥＴへの導通制御信号の
供給が停止すると（第４図の（Ａ）、（Ｄ）参照）、チ
ョークコイル１９０両端電圧は、ダイオード２３を介し
て抵抗２１でクランプされる。すなわち、バイパスコン
デンサ１７としては、高周波成分に対して電源ラインの
インピーダンスを低くするために設けられている小容量
のコンデンサであるため、導通制御信号の供給停止に伴
う前記パルス信号（第４図（Ｈ）参照）の立下り時に、
チョークコイル１９に蓄積されていたエネルギーがバイ
パスコンデンサ１７に供給され、当該バイパスコンデン
サ１７の端子電圧が大幅に上昇することを防止するので
ある。

そして、このときには、ＦＦＴが導通制御されている時
にチョークコイル１９に流れる電流を■８− とすると、導通制御が停止して前記パルス信号（第４図
（１−１＞参照）がオン状態からオフ状態に変化した瞬
間には、チョークコイル１９→ダイオード２３→抵抗２
１→チヨークコイル１９の循環経路で、■と等しい電流
が流れる。この循環経路に流れる電流は、チョークコイ
ル１９のインダクタンス値をし、抵抗２１の抵抗値をＲ
とすると、時定数１−／Ｒで減衰することになる（第４
図（Ｉ）参照）。この場合、前記循環経路で電流が流れ
始める時のバイパスコンデンサ１７の端子電圧としては
、直流電源１の電圧値Ｅに対して（ＲＸＩ）だけ高いが
、電流値の減衰に伴い通常の電圧値Ｅに戻り、大幅に上
昇することはない〈第４図（Ｇ）参照）。

なお、この場合、バイパスコンデンサ１７の上昇電圧を
低く抑えるためには、抵抗２１の抵抗値Ｒとしては小さ
な値が望ましいが、逆に前記パルス出力（第４図（＋−
１）　参照）の１７時間内にチョークコイル１９に流れ
る電流を時定数Ｌ　／　Ｒぐ確実に減衰させるためには
、抵抗ｆＩＲとしては大ぎな値が望ましい。したがって
、これらのことを考慮した上で、チョークコイルのイン
ダクタンス値Ｌ１抵抗２１の抵抗値Ｒ１バイパスコンデ
ンサ１７の容量値Ｃを適宜選定する必要がある。

また、ＦＥＴの導通制御による前記パルス出力の立上り
時にあっては、バイパスコンデンサ１７に充電されてい
た電荷がＦＥＴに流れるが、当該バイパスコンデンサ１
７は小容量であるため、その平均電流としては小さく、
ＦＥＴの電流定格値に達するようなことはない。

第５図は、この発明の他の実施例に係るＤＣ−ＤＣコン
バータ回路を示すものである。その特徴としては、前述
した実施例に係るＤＣ−ＤＣコンバータにあっては荷抵
抗１５において得られるパルス信号のオン状態からオフ
状態への立下り時に抵抗２１に電流を流すことでチョー
クコイル１９に蓄積されていたエネルギーを消費してい
たが、このエネルギーを別口路２５の駆動電源として用
いることで、エネルギーの有効利用を図るようにしたも
のである。なお、この別口路２５としては、例えばＦＥ
Ｔ３１．３３．３５．３７のドライバ回路等が考えられ
る。また、第５図において、別口路２５には、平滑コン
デンサ２７が並列に接続され、供給電源の平滑化を図っ
ている。

［発明の効果］ 以上説明したように、この発明によれば、スイッチング
手段を有してなる直交変換回路を右するＤＣ−ＤＣコン
バータ回路において、直流電圧源の正極と前記直交変換
回路との間に直列にインダクタンス回路を接続し、さら
に当該インダクタンス回路に抵抗回路と整流回路の直列
回路を並列に接続することで、前記ＤＣ−ＤＣ］ンバー
タ回路の出力段にお（プる平滑処理開始時に、前記スイ
ッチング手段に突入電流が流れることを防止している。

このため、使用するスイッチング手段としては、電流容
量定格が小さなものでよく、もってリップルの少ない所
望の電圧レベルの電線供給を妨げることなく、廉価でか
つ小形化を図り得るＤＣ−ＤＣコンバータ囲路を提供す
ることができる。

なお、この発明は、前述した実施例に限定され１１− るものではなく、他の実施態様にも適用できるものであ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はＤ
Ｃ−ＤＣコンバータ回路の従来例を示す回路図、第３図
は第２図のＤＣ−ＤＣコンバータ回路の動作タイムチャ
ートを示す図、第４図は第１図のＤＣ−ＤＣコンバータ
回路の動作タイムチャートを示す図、第５図はこの発明
の別の実施例を示す回路図である。 ゛そ！ｎ累脣 ＝１２− 田 ）

Claims (1)

1. 【特許請求の範囲】 （１〉　スイッチング手段を有し当該スイッチング手段
   をオン・オフ制御することで直流電圧源からの直流電圧
   を交流電圧に変換する直交変換回路を有し、変換した交
   流電圧を変圧後に整流および平滑するＤＣ−ＤＣコンバ
   ータ回路において、前記直流電圧源の正極と直交変換回
   路との間に直列にインダクタンス回路を接続し、直列に
   接続した抵抗回路と整流回路を当該インダクタンス回路
   に並列に接続することを特徴とするＤＣ−ＤＣコンバー
   タ回路。 （２）前記整流回路が、直流電圧源の正極側をカソード
   として接続されたダイオードであることを特徴とする特
   許請求の範囲第１項に記載のＤＣ−ＤＣコンバータ回路
   。