JPS60230884A - シリアルプリンタの印字タイミング信号生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はシリアルドツトのプリンタ装置に関する。

〈従来技術〉 従来シリアリプリンタ装置のキャリッジ駆動系にはその
制御の容易さからステップモータが多く使用されてきた
。

しかしながら、プリンタの性能向上にともない駆動源と
してＤｏモータが使用され始めている。

また文字を構成するドツト数の増加により舟形印字に近
い印字品質が得られるようになシ、それとともに舟形印
字プリンタと同様の多種フォント、多種文字ピッチのプ
リンタの要求が高まっている。

本発明はシリアルドツトプリンタのキャリッジ駆動系に
直流モータ金剛いた、低コスト、高性能高精度のキャリ
ッジ制御装置と、キャリッジ移動にともない発生される
固定間隔の印字タイミング信号からフェーズ・ロックド
・ループ制御系によシ任意の間隔で印字タイミングを発
生させ、任意の文字ピッチ全同一のキャラクタジェネレ
ータ全使用して印字させる事を可能にする、印字タイミ
ング発生回路により構成されるシリアルドットプリンク
の印字制御装置に関するものである。

Ｄｏモータを用いたシリアルドツトプリンタのキャリッ
ジ制御装置には、タコジェネレータ音用いたアナログ形
のものが従来よシ広く使用されている。近年、ロータリ
エンコーダ、リニアエンコーダ等のディジタル形の検出
器が容易に使用可能となり、これを用いたディジタル形
の制御系が使用されるようになった。特に制御精度の良
さ、制御回路構成の簡易さから、設定速度に対応する基
準発振器の信号とエンコーダの位相差信号を検出し、こ
のディジタル信号によりモータに加える電圧を直接スイ
ッチングして速度を制御するフェーズロックドループ形
のディジタル制御装置が多く使用されている。

第１図にこの従来の制御装置の基本的なブロック図を示
す。基準発振器１で発振した基準速度ノ（ルス６とモー
タに取付けたエンコーダ５からの速度に対応したパルス
列との位置差を位相比較器２で検出し、その位相差によ
りデユーティが変化するパルス信号８によりスイッチン
グ回路５を介してＤＱモータ４を駆動し速度制御をおこ
なう。

この様な制御系は基準発振器１や位相比較器２が集積回
路として市販されており、スイッチング回路５もトラン
ジスタを用いて簡単に構成できることから、民生用機器
の制御系に多く使用されている。この制御系の特徴とし
て、速度の精度が基準発振器１の安全性で決定されるた
め、きわめて高い制御精度が得られる、回路やモータの
発熱が小さい等の長所を有する反面、制御ループのゲイ
ンが高く、またこれ全容易に変える事ができないため、
発振を起しやすく、安定性が悪い欠点を有する。特に高
速応答を要求されるシリアルプリンタのキャリッジ制御
装置に使用する際はモータの出力に比して、摩擦負荷、
慣性負荷をともに小さくとる設計をするため、この欠点
が顕著に現われてしまう。高い印字品質を目的としたシ
リアル形の高ドツト密度のドツトインパクトプリンタや
インクジェットプリンタではこの欠点に起因する撮動現
象によりドツト間隔が一定とならず、印字品質が低下し
てしまう。

かかる欠点を取シ除くために、制御ループのゲインを下
げる方法が考えられるが回路が複雑になり、また制御精
度が低下してしまう。

〈目的〉 本発明は従来のかかる欠点を除去したプリンタ装置を提
供すること全目的とする。

〈構成〉 本発明のシリアルドツトのプリンタ装置は、該装置のキ
ャリッジ駆動系に直流モータを用い、ローパスフィルタ
と微分回路よりなる基準発振器の周波数変調形のフィー
ドバックループを付加したフェーズロックドループ形速
度制御回路、および直流モータへの印加電圧を切り替え
るモード選択回路全付加したキャリッジ制御部、および
基準エンコーダ、分周回路、位相差検出回路、フィルタ
′畦圧制御発撮器によシ印字タイミングを発生させる印
字タイミング発生部によシ構成される印字制御部を有す
るものである。

〈実施例〉 本発明のシリアルドツトのプリンタ装置は、ループゲイ
ンを低下させずに簡単な回路を付加することにより、こ
のキャリッジ制御装置の安定性を向上させ発振をおさえ
る方式を採用した。第２図はこの方式のブロック図であ
る。位相比較器２で検出した位相差信号８をローパスフ
ィルタ９を介してアナログの速度信号１１に変換し更に
微分回路１０により疑似加速度信号１２に変換する。こ
の信号１２で基準発振器１の出力信号を周波数変調する
。この制御系はアナログ回路で構成した速度制御装置に
、加速歴フィードバックループ會付加したものと同様の
効果が得られるもので、フェーズロックドループ形の制
御装置が持つ即応性。

高精度性を低下させず安定性全向上させる効果を持って
いる。第３図（ａ）に第１図に示したフェーズロックド
ループ制御装置の応答１６および同図（ｂ）に第２図に
示した方式の制御装置の応答１７を示す。図中の１８Ｆ
ｉ設定速度ｋｙｒくし、時刻０で停止状態から設定速度
１８の信号が加えられた状態を示す。

シリアルプリンタのキャリッジ制御においては無印字区
間を高速でスキップしたり、１行の印字終了後、次の印
字開始位置まで高速で移動する事ｒ（より実質的な印字
速度を向上することができる。

本発明は上記の点に鑑みて、特別な機械的ブレーキ装置
などを付加する事なく簡単な回路で設定スピード全低下
させる際の応答性を改善する方式を提供するもので第４
図のブロック図を用いてこの実姉例ヲ鰭、明する。第４
図は第２図の方式にモード４択回路１９全付加したもの
で２４は基準発振５１の周波数全変化させる入力信号で
設定速度を変化させる、ある設定速度信号２４を入力す
ると、発［辰器１の出力周波数６が変化する。この時、
入力されｆｃＧ定速度が変化する前の設定速度より大き
い時は、位相検出器２の６γ相進み信号８（エンコーダ
出力信号７　ＶＣ比べて発振器出力信号の位＋］：か進
んでいるとき）が出カバれこの信号がモード桝択回路１
９、ドライバ回路３を介して干−タ４に力１１えられ速
度全上荷きせる。制御方法Ｆｉ、第２図のものと回しで
ある。一方入力された設定速度幅−号２４″ｆＪ・それ
以前の設定速度よシ小さい時は設定速度信号２４の変化
と同時に速度低下信号２５をブレーキ用フリッフリロッ
プ２５に加え、このフリップフロップ２３をセットする
。このフリップフロップ２３の出力信号２１にょシモー
ド選択ＩＣ！１路１９で制御信号を位相遅れ信号２２（
エンコーダ出力信号７に比べて発振器出力信号の位相が
遅れている時）に切り換え、更に通電方向ケ変えてドラ
イバ５へ出力し、ブレーキをかける。モータの速度が設
定速度より低下すると、位相進み信号８が出力されるた
め、ブレーキ用フリップフロップ２３がリセットされモ
ード選択回路１９全切り換えてブレーキ前の制御動作に
もどる。この制御回路では減速時に逆通電のブレーキを
加えるため、加速時と同程度の即応性が得られる。第５
図に設定速度全変化させた時の応答例を示す。時刻３１
で設定速度２４を０から２８に示す値まで変化するとこ
の制御装置の速度は２６に示すようにＯから３０の値ま
で増加し、更に時刻３２で設定速度２４を２７の値まで
増加すると速度２６は２９の値まで上昇する。時刻３３
に逆に設定速度２４忙もとの２８の値まで減少すると速
度２６は３０の値まで減速される。３４に示す破＃ｒ、
Ｊこの回路金付カロしない時のＩ車席特性を示す。

第６図に第４図に示した実施例の具体的な図を示す。１
０１は加速度信号１２で周波数変調が可能な集積回路で
その出力信号６８全速朋設定信号１４に応した周波数に
７゛ログラマブル周器５７で分周しこの出力信号６とエ
ンコーダ信号７の位相を位相差検出器２で検出する。６
９は光放電ポンプと呼ばれる回路で、これと演算増幅器
４ｏとで千１へ成されるローパスフィルタ９により、位
相差信号をアナログの速度信号１１に変換し、さらに微
分回路１０によシ加速度信号１２に変伊する。

４７の点線内はフエーズロンクドループ制御用として市
販されている集積回路に内蔵されている部分である。一
方３５の信号は第４図の１３に示すキャリッジの進向方
向全決定する信号で、この信号とブレーキ用スリップフ
ロップ２５の出力信号２１によｐ、位相進み信号８と位
相遅れ信号２２ケ切り換える回路が、モード選択回路１
９である。

モード１＠択回路１９の出力２ｏにより、４個のトラン
ジスタで構成されるスイッチング形ドライバ３でモータ
４に通電する方向および時間を変化させる。３６ｉｄモ
ータの逆通電時および起動時に流れる大電流を制御する
ための電流制限回路で直流モータをシリアルプリンタの
キャリッジ駆動系の様な起動。停止、逆転のくり返しが
頻繁な装置に使用する際の寿命の大幅低下全防止する。

ローパスフィルタ９のバンド幅ハ抵抗４４とコンデンサ
４３により決定されるが、この値は、設定速度に対応し
たエンコーダ信号の周波数よシ十分低く、実測あるいは
計篇により得られる制御系の固有撮動数を充分通過可能
な帯域幅に設定する。

このローパスフィルタの高域補正を行う抵抗４２は抵抗
４４に比して充分小さな値を選ぶ。また抵抗４１と抵抗
４４の比がこの制御系のダンピング比の調整パラメータ
となる。また微分回路１ｏの抵抗４５とコンデンサ４６
の積で時定数が決定されるが、この値は制御系の固有撮
動数に対して微分効果を持つ値に設定する。

次に印字タイミング発生回路について欽明する。

一般にシリアルドツトプリンタの印字ピッチは１０文字
／インチのものが使われているが、印字品質の向上にと
もない、舟形印字形プリンタで採用されている１２文字
／インチのものや、１５文字／インチのものが要求され
ている。簡便な方法としては印字ピッチに相当する数だ
けキャラクタジェネレータを持つ方式が有るが、キャラ
クタジェネレータのためのメモリヲ多く必要とする高価
なものとなる。印字タイミングを異なったピンチで発生
することによυ同一キャラクタジエネレータを異ピンチ
の文字に使用可能とすることができる。本発明では、こ
の印字タイミング発生回路を考案した。以下にその詳略
をのぺる。

一般に印字タイミング発生にはロータリエンコーダやリ
ニアエンコーダが使用されている。これらのエンコーダ
からはキャリッジ移動に際上固定１１」１隔で印字タイ
ミングが出力式れる。従来ドツトの印刷ピンチを変化感
せるためには、エンコーダのし一ンチを実際の印刷ピン
チに比較して細かく設定し、出力される印字タイミング
を分周することにより所定の印刷ピッチの印字信号を得
る方法や、印字タ′イミング信号の数パルスの開音タイ
マを使って分割する方法がとられている。しかしこれら
の方法では、商価な高分解能のエンコーダが必要であっ
たり、誤差が累積し、分割区間の最後の印字ピンチの誤
差が大きくなる欠点があった。係る欠点を取り除くため
に本発明ではフェーズ・ロックド・ループによる印字タ
イミング発生回路を考案した。第７図を使って本発明の
説明をする。同図５０はプログラマブル分周回路で、プ
リンタの主制御をおこなうマイクロプロセッサからの分
周値信号５２に基づいてエンコーダ信号７を百に分周す
る。同じくプログラマブル分周回路５１は分周値信号５
２に基づいて電圧制御形可変周波数発振器５５の出力信
号５６を−に分周する。分周された出力信号５７．５８
の位相差全位相差検出器５３によシバルス幅イＨ号５９
として出力する。

５４はパルス幅信号全アナログ電圧信号６（１ｍ変換す
るためのフィルタ回路でローパス形のフィルタである。

この位相差に比例したアナログ電圧を、′…、圧制御形
司変周波数発振器５５に加え、主制御用マイクロプロセ
ッサに印字タイミング信号５６として送られる。

プリンタのキャリッジ移動に伴ないエンコーダ信号７が
出力され、印字タイミング信号は、エンコーダ信号の周
波数の−の周波数（Ｍ、Ｎは整数）ＶＣロックされ、エ
ンコーダ信号の周波数変化に追従する。−の値は例えば
エンコーダの印字ピッチが１０文字／インチに設定した
嚇合、１２文字／インチの印字では−、１５文字／イン
チでは−に２ 設定する。またフィルタ回路５４のバンド幅はキャリッ
ジ駆動系の応答周波数の少なくとも２倍以上とし、印字
タイミング回路の安定性。追従精度を考慮して決定する
。

〈効果〉 以上述べた様に本発明はシリアルドツトプリンタの印字
制御装置に関して、そのキャリッジ駆動系に直流モータ
を用いたキャリンジ制御装置において、従来の直流モー
タを用いたフェーズロックドループ形速度制御系に、簡
単な加速度信号検出回路とこの信号で基準発掘器を周波
数変調する回路全付加する事により、制御精度全低下さ
せずに安定性を増し、発掘を防止する効果がある。また
、更にモード選択回路にて、速度変更時から、位相差信
号が検出されるまでの間、逆方向通電のブレーキを掛け
る事により速度変更に要する時間を短縮する事が可能と
なり、これらの効果として高ドツト密度印字の際の印字
品質を向上させ、また見かけ上の印字速Ｗ、に増加する
ことが可能となる。

また印字タイミング発生回路において、基準エンコーダ
からの印字タイミング信号全フェーズロックドループ１
回路により任意に分割することにより同一キャラクタジ
ェネレータを用いて任意の文字ピンチで印字することが
可能となる。

【図面の簡単な説明】

第１図は従来のフエーズロンラドループ形制御装置のブ
ロック図で、１５ｒ：プリンタのキャリッジ、１４はベ
ルトプーリ、１５は印字紙を示す。 第２図はフェーズロックドループ制御装置に加速度フィ
ードバックループを付加した時の制御装置のフロック図
である。 第３図σ第１図に示す従来のフェーズロックドループ制
御装置６の応答例１６と、第２図に示す力ａ速度フィー
ドバックループを付加した制御装置の応答例１７の比幹
ケした図である。 ｌ！Ｊ］４１〆１−゛本祐明のキャリッジ制御装置のブ
ロック図を示す。 第５１２１は本発明のギヤリッジ制御装置の応答例なら
１）−にこの時の各信号の′状態を示す。 均・６１ｚ１は第４１ｚ１に示す本発明のプリンタ装置
のキャリッジ制御装置の回路図実施例でめる。 第７図は本発明のプリンタ装置の印字タイミンク元生回
路のフロック図である。 以　上 出願人　エプソン株式会社 代理人　弁理士　最　上　務

Claims (1)

【特許請求の範囲】
1. シリアルドツトのプリンタ装置において、該装置のキャ
   リッジ駆動系に直流モータを用い、ローパスフィルタと
   微分回路よりなる基準発振器の周波数変調形のフィード
   バックループを付加したフェーズロックドループ形速度
   制御回路、および直流モ〜りへの印加電圧を切り替える
   モード選択回路を付加したキャリッジ制御部、および基
   準エンコーダ、分周回路、位相差検出回路、フィルタ、
   電圧制御発振器によシ印字タイミングを発生させる印字
   タイミング発生部により構成される印字制御部を有する
   ことを特徴とするプリンタ装置。