JPS60235466A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60235466A JPS60235466A JP59092262A JP9226284A JPS60235466A JP S60235466 A JPS60235466 A JP S60235466A JP 59092262 A JP59092262 A JP 59092262A JP 9226284 A JP9226284 A JP 9226284A JP S60235466 A JPS60235466 A JP S60235466A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- mask
- oxidation
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高密度・高速・高精度な半導体装置の製造方法
に関するものである。
に関するものである。
従来例の構成とその問題点
半導体装置は最近ますます高密度化、高精度化される傾
向にあシ、セルファライン化して、かつ、電流増幅率ｈ
Ｆｘ のバラツキが少ないトランジスタを必要としてき
ている。この要求を満足するため、絶縁膜及び耐酸化性
膜をマスクに不活性ベースを形成１１、選釈酸什を行ｆ
ｒ’−ｒ）−、Ｌ一本に遷枦醜什膜をマスクとして活性
ベース及びエミッタをイオン注入によ多形成する方法と
して特願昭６８−２０６６２号に示されたものがあシ、
第１図に各工程における断面図を示す。
向にあシ、セルファライン化して、かつ、電流増幅率ｈ
Ｆｘ のバラツキが少ないトランジスタを必要としてき
ている。この要求を満足するため、絶縁膜及び耐酸化性
膜をマスクに不活性ベースを形成１１、選釈酸什を行ｆ
ｒ’−ｒ）−、Ｌ一本に遷枦醜什膜をマスクとして活性
ベース及びエミッタをイオン注入によ多形成する方法と
して特願昭６８−２０６６２号に示されたものがあシ、
第１図に各工程における断面図を示す。
以下第１図によシ説明する。ｎ形Ｓｉ基板１の主表面に
例えば熱酸化法によ！１ｌＳ１０２膜２を約４０００人
形成し、ベース領域となる部分に開孔部を設け、エミッ
タ領域となる部分にＳｉ 、Ｎ ４膜３を形成した後、
たとえはボロンを含むガラヌ（以下ＢＳＧとする）から
の熱拡散法によシ、ｐ形の不活性ベース領域４ａ 、４
ｂを形成する（第１図Ａ）。次に熱酸化法により窒化膜
３をマスクとして選択的に酸化膜６を約３０ｏＯ人形成
する（第１図Ｂ）。その後、酸化膜２及び酸化膜６をマ
スクとして窒化膜３を通してイオン注入によｆｉＢを４
０ＫｅＹで１〜３ Ｘ １０ ” １ｏｎｓ／、１ 、
Ａｓを１８０ＫｅＶで７ Ｘ １０” １ｏｎｓ／
（ｙｌ 程度の打込みを行なう。この後、１０００’Ｃ
程度の温度、Ｎ２雰囲気中で３０〜６０分の熱処理を施
して活性ベース領域６．エミッタ領域７を形成する。こ
の時イオン注入による誘起欠陥は破線１０８の如く、エ
ミッタ領域７内にとり込まれる（第１図Ｃ）。
例えば熱酸化法によ！１ｌＳ１０２膜２を約４０００人
形成し、ベース領域となる部分に開孔部を設け、エミッ
タ領域となる部分にＳｉ 、Ｎ ４膜３を形成した後、
たとえはボロンを含むガラヌ（以下ＢＳＧとする）から
の熱拡散法によシ、ｐ形の不活性ベース領域４ａ 、４
ｂを形成する（第１図Ａ）。次に熱酸化法により窒化膜
３をマスクとして選択的に酸化膜６を約３０ｏＯ人形成
する（第１図Ｂ）。その後、酸化膜２及び酸化膜６をマ
スクとして窒化膜３を通してイオン注入によｆｉＢを４
０ＫｅＹで１〜３ Ｘ １０ ” １ｏｎｓ／、１ 、
Ａｓを１８０ＫｅＶで７ Ｘ １０” １ｏｎｓ／
（ｙｌ 程度の打込みを行なう。この後、１０００’Ｃ
程度の温度、Ｎ２雰囲気中で３０〜６０分の熱処理を施
して活性ベース領域６．エミッタ領域７を形成する。こ
の時イオン注入による誘起欠陥は破線１０８の如く、エ
ミッタ領域７内にとり込まれる（第１図Ｃ）。
この後、窒化膜３を除去するとともに酸化膜６にベース
コンタクト窓ヲ開孔し、エミッタ電極９゜ベース電極１
０を形成する（第１図Ｄ）。なおここでは、コレクタ窓
及びコレクタ電極は省略している。この様に製作したト
ランジスタにおいては次の様な利点がある。
コンタクト窓ヲ開孔し、エミッタ電極９゜ベース電極１
０を形成する（第１図Ｄ）。なおここでは、コレクタ窓
及びコレクタ電極は省略している。この様に製作したト
ランジスタにおいては次の様な利点がある。
（１） エミッタとエミッタコンタクトのセルファライ
ン化による高密度化及び高速化。・・・・・窒化膜３下
部にエミッタを形成するとともに窒化膜３の除去でエミ
ッタコンタクト窓が開孔できるため。
ン化による高密度化及び高速化。・・・・・窒化膜３下
部にエミッタを形成するとともに窒化膜３の除去でエミ
ッタコンタクト窓が開孔できるため。
コンタクトマージンが不要となり、高密度化が出来て、
さらにエミッタの瞭細化によシ高速化できる。
さらにエミッタの瞭細化によシ高速化できる。
（２１高精度化・・・・イオン注入により活性ベース６
、エミ ツタ７を形成するため、ベース幅が精度よくコ
ントロールできること、及びイオン注入時に誘起される
欠陥がエミッタとなる領域Ｔ内にのみ形成され、ｐｎ接
合部をイオン注入時の誘起欠陥が横切らないため、リー
ク電流が少ないことの２点からベアトランジスタのベー
ス〜エミッタ間電圧の差（△〜ＢＥ）の小さいトランジ
スタ。
、エミ ツタ７を形成するため、ベース幅が精度よくコ
ントロールできること、及びイオン注入時に誘起される
欠陥がエミッタとなる領域Ｔ内にのみ形成され、ｐｎ接
合部をイオン注入時の誘起欠陥が横切らないため、リー
ク電流が少ないことの２点からベアトランジスタのベー
ス〜エミッタ間電圧の差（△〜ＢＥ）の小さいトランジ
スタ。
すなわち高精度トランジスタが製造可能である。
しかしながら、上記の例では酸化膜２の開孔部分の内部
に窒化膜３を形成しなければならず、合せマージンが必
要となる。この点は今後、ますます高密度化する中で、
大きな課題となる。また。
に窒化膜３を形成しなければならず、合せマージンが必
要となる。この点は今後、ますます高密度化する中で、
大きな課題となる。また。
非常に高集積化された集積回路においてはチップは両端
で１合せマージンをとることは困難を極めてくる。
で１合せマージンをとることは困難を極めてくる。
発明の目的
本発明はこの様な従来の問題に鑑み、高密度で高精度、
高速度に適した半導体装置の製造方法を提供することを
目的とするものである。
高速度に適した半導体装置の製造方法を提供することを
目的とするものである。
発明の構成
本発明は耐酸化性膜によシ選択酸化膜を形成するととも
に耐酸化性膜上に形成された膜をマスクとして耐酸化性
膜を除去し、熱拡散によシネ活性ベースを形成すること
によシ、合せマージンを不要とし、ベース抵抗を増加さ
せることなく、高密度の半導体装置が製造出来る方法で
ある。
に耐酸化性膜上に形成された膜をマスクとして耐酸化性
膜を除去し、熱拡散によシネ活性ベースを形成すること
によシ、合せマージンを不要とし、ベース抵抗を増加さ
せることなく、高密度の半導体装置が製造出来る方法で
ある。
実施例の説明
本発明の一実施例の方法を図面を用いて説明する。
第２図は本発明の一実施例の工程断面図を示すものであ
シ、以下第２図に従って説明する。ｎ形基板１ｏ１の主
表面に窒化膜１０２を約６００人。
シ、以下第２図に従って説明する。ｎ形基板１ｏ１の主
表面に窒化膜１０２を約６００人。
に Ｖ Ｄ ５１０２膜を約３０００人堆積した後、レ
ジスト１０４をフォトリングラフィによ多形成し、レジ
スト１０４を７７、りにＣＶＤＳｉＯ２膜１ｏ３゜窒化
膜１０２をドライエソチク法等によシ垂直にエッチ ン
グする（第２図Ａ）。次にレジスト１０４をマスクにウ
エソトエ、チング法等によシＧ Ｖ’ Ｄ ５ｉｎ２
膜１０３のサイドエッチを行なう（第２図Ｂ）。
ジスト１０４をフォトリングラフィによ多形成し、レジ
スト１０４を７７、りにＣＶＤＳｉＯ２膜１ｏ３゜窒化
膜１０２をドライエソチク法等によシ垂直にエッチ ン
グする（第２図Ａ）。次にレジスト１０４をマスクにウ
エソトエ、チング法等によシＧ Ｖ’ Ｄ ５ｉｎ２
膜１０３のサイドエッチを行なう（第２図Ｂ）。
レジスト１０４を除去するとともに、フォトリソグラフ
ィにより、レジスト１０６を形成し、レジスト１０５を
マスクにＣＶ Ｄ ５ｉｎ２膜１０３を除去スる（第２
図Ｃ）。レジスト１０５を除去するとともに、窒化膜１
０２をマスクとして選択酸化し酸化膜１０６１ａ 、
１０６ｂを約１０００人形成する（第２図Ｄ）。しＶＤ
３ｉ０２膜１０３をマスクとして窒化膜１０２を除去し
、ＢＳＧ膜１０７により熱拡散を行ないｐ形不活性ベー
ス領域１０Ｂ＆、１０８１）を形成する（第２図Ｅ）。
ィにより、レジスト１０６を形成し、レジスト１０５を
マスクにＣＶ Ｄ ５ｉｎ２膜１０３を除去スる（第２
図Ｃ）。レジスト１０５を除去するとともに、窒化膜１
０２をマスクとして選択酸化し酸化膜１０６１ａ 、
１０６ｂを約１０００人形成する（第２図Ｄ）。しＶＤ
３ｉ０２膜１０３をマスクとして窒化膜１０２を除去し
、ＢＳＧ膜１０７により熱拡散を行ないｐ形不活性ベー
ス領域１０Ｂ＆、１０８１）を形成する（第２図Ｅ）。
ＢＳＧ膜１０７ 、 ＣＶＤＳｉＯ２膜１０３を除去す
る。この時１０６ａ、１０６ｂは除去される（場合によ
り残ることもあるが残ってもさしつかえない）。
る。この時１０６ａ、１０６ｂは除去される（場合によ
り残ることもあるが残ってもさしつかえない）。
この後、窒化膜１０２をマスクにして熱酸化により、酸
化膜１０９＆、１０９ｂを約３０００Ａ形成し、酸化膜
１０９＆、１０９ｂをマスクとして、窒化膜１０２を通
してイオン注入によりＢを４０にθＶで１〜３ Ｘ １
０” １ｏｎｓ／７ 、 Ａｓを１８０ＫｅＶで７ Ｘ
１０ ”１ｏｎｓ／ｄ程度の打込みを行なう。
化膜１０９＆、１０９ｂを約３０００Ａ形成し、酸化膜
１０９＆、１０９ｂをマスクとして、窒化膜１０２を通
してイオン注入によりＢを４０にθＶで１〜３ Ｘ １
０” １ｏｎｓ／７ 、 Ａｓを１８０ＫｅＶで７ Ｘ
１０ ”１ｏｎｓ／ｄ程度の打込みを行なう。
この後、１０００℃程度の温度、Ｎ２雰囲気中で３０〜
６０分の熱処理を施して活性ベース領域１１０、エミッ
タ１１１を形成する。この時イオン注入による誘起欠陥
は破線１１２の如く、エミッタ領域１１１内にとり込ま
れる（第２図Ｆ）。
６０分の熱処理を施して活性ベース領域１１０、エミッ
タ１１１を形成する。この時イオン注入による誘起欠陥
は破線１１２の如く、エミッタ領域１１１内にとり込ま
れる（第２図Ｆ）。
窒化膜１０２を除去するとともに酸化膜１０９ａにベー
スコンタクト窓を開孔し、ベース電極１１３゜エミッタ
電極１１４を形成する（第２図Ｇ）。
スコンタクト窓を開孔し、ベース電極１１３゜エミッタ
電極１１４を形成する（第２図Ｇ）。
なおここでもコレクタ窓及びコレクタ電極は省略してい
る。
る。
本実施例によれば選択酸化膜１０６ｂとオーバーエッチ
を行なったＣ Ｖ Ｄ ５ｉｎ２膜１０３をマスクにし
て不活性ベース領域１０８ｂを形成するため、従来の様
なマスク合せマージンを必要としない。従ってベース面
積も小さくなり高集積化が可能である。エミッタマスク
を６μ７ｙ１×３μｍの大きさにした時、従来法ではベ
ース面積が９μｍ×１１μｍ であるのに対し、本実施
例ではベース面積が６μ７７１ Ｘ ９．５μｍとなシ
、ベーヌ面積で約５９％である。又、マスク合せマージ
ンを必要としないため次の２つの利点を有する。第１は
従来の方法では合せずれによシ４Δの幅が方向により異
なってくるため、ベース抵抗が配置によシ変化するのに
対し、本発明の例では一定であるため配置によるベース
抵抗の変動は非常になく、トランジスタのスイッチング
時間を一定に出来る。このことは例えば並列型ム／Ｄ変
換器等における各比較器間のスピードを一定にする必要
がある場合には有効である。第２は大面積の高集積回路
においてチップの両端における高精度なマスク合せが不
要となる点である。さらに加えて１表面の平担化が出来
る点がある。従来法ではフィールド酸化膜２と不活性ベ
ーク上の酸化膜５の膜厚が異なるため、その間で段差が
あるのに対し、本発明の例ではフィールド酸化膜も不活
性ベース上の酸化膜も同じ膜厚に寿っており、平坦化さ
れている。
を行なったＣ Ｖ Ｄ ５ｉｎ２膜１０３をマスクにし
て不活性ベース領域１０８ｂを形成するため、従来の様
なマスク合せマージンを必要としない。従ってベース面
積も小さくなり高集積化が可能である。エミッタマスク
を６μ７ｙ１×３μｍの大きさにした時、従来法ではベ
ース面積が９μｍ×１１μｍ であるのに対し、本実施
例ではベース面積が６μ７７１ Ｘ ９．５μｍとなシ
、ベーヌ面積で約５９％である。又、マスク合せマージ
ンを必要としないため次の２つの利点を有する。第１は
従来の方法では合せずれによシ４Δの幅が方向により異
なってくるため、ベース抵抗が配置によシ変化するのに
対し、本発明の例では一定であるため配置によるベース
抵抗の変動は非常になく、トランジスタのスイッチング
時間を一定に出来る。このことは例えば並列型ム／Ｄ変
換器等における各比較器間のスピードを一定にする必要
がある場合には有効である。第２は大面積の高集積回路
においてチップの両端における高精度なマスク合せが不
要となる点である。さらに加えて１表面の平担化が出来
る点がある。従来法ではフィールド酸化膜２と不活性ベ
ーク上の酸化膜５の膜厚が異なるため、その間で段差が
あるのに対し、本発明の例ではフィールド酸化膜も不活
性ベース上の酸化膜も同じ膜厚に寿っており、平坦化さ
れている。
発明の効果
以上の様に１本発明は耐酸化性膜によシ選択酸化膜を形
成し、耐酸化膜上の膜をマヌ゛りに耐酸化膜を除去して
不活性ベースを形成することによシベース面積を小さく
して高密度化するとともに配置によるベース抵抗の変動
が非常に小さく、高集化に適合し、かつ１表面平坦化し
た。高精度の半導体装置の製造方法を提供できるという
ものであ
成し、耐酸化膜上の膜をマヌ゛りに耐酸化膜を除去して
不活性ベースを形成することによシベース面積を小さく
して高密度化するとともに配置によるベース抵抗の変動
が非常に小さく、高集化に適合し、かつ１表面平坦化し
た。高精度の半導体装置の製造方法を提供できるという
ものであ
第１図ム〜Ｄは従来の半導体装置の工程断面図、第２図
ム〜Ｇは本発明による半導体装置の工程断面図である。 １０６ａ、１０６ｂ、１０９＆、１０９ｂ−−−・・・
酸化膜、１０３・・・・・・ＣＶ Ｄ ５ｉｎ２膜、１
０２・・・・・窒化膜、１ｏ７−−１８Ｇ膜、１０８＆
、１ｏｓｂ ・＝−・不活性ベース、１１０・・・・・
活性ベース、１１１・ ・・エミッタ、１１２・・・・
・・イオン注入誘起欠陥。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図
ム〜Ｇは本発明による半導体装置の工程断面図である。 １０６ａ、１０６ｂ、１０９＆、１０９ｂ−−−・・・
酸化膜、１０３・・・・・・ＣＶ Ｄ ５ｉｎ２膜、１
０２・・・・・窒化膜、１ｏ７−−１８Ｇ膜、１０８＆
、１ｏｓｂ ・＝−・不活性ベース、１１０・・・・・
活性ベース、１１１・ ・・エミッタ、１１２・・・・
・・イオン注入誘起欠陥。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図
Claims (3)
- （１）一方導電形の半導体基板上に耐酸化性膜の第１の
膜を形成し、所望領域にレジストを形成するどともに、
レジストをマスクに上記第１の被膜及び上記耐酸化性膜
を除去し、その際、上記耐酸化膜のパターンよυも上記
第１の被膜の方が内側に形成される様にサイドエッチを
行なう工程、上記レジストを除去し、上記耐酸化性膜を
マスクとして、第１の酸化膜を形成する工程、上記第１
の被膜及び上記第１の酸化膜をマスクとして、上記耐酸
化性膜を除去し、熱拡散によシ他方導電形の第１領域を
形成する工程、上記第１の膜を除去し、上記耐酸化膜を
マスクに第２の酸化膜を形成する工程、上記第２の酸化
膜をマスクとしてイオン注入によシ他方導電形の第２領
域、一方導電形の第３領域を、上記第１領域と上記第２
領域が電気的Ｉｙ ｋｉｔ ｍ−ｒ七１ｍ１７７ｍ命、
−Ｊ−Ｚ ＞ Ｌ４ｄ＞４ ／ Ｌ ｄ Ａ−Ｊ−特徴
とする半導体装置の製造方法。 - （２）半導体基板をコレクタ、第１領域を不活性ベース
、第２領域を活性ベーク、第３領域をエミッタとするバ
イポーラトランジスタを含む特許請求の範囲第１項記載
の半導体装置の製造方法。 - （３）第１の膜のサイドエッチを行なった後、上記第１
の膜の周辺を含む一部を除去する工程を含む特許請求の
範囲第１項または第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092262A JPS60235466A (ja) | 1984-05-08 | 1984-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092262A JPS60235466A (ja) | 1984-05-08 | 1984-05-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60235466A true JPS60235466A (ja) | 1985-11-22 |
Family
ID=14049489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59092262A Pending JPS60235466A (ja) | 1984-05-08 | 1984-05-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60235466A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190153A (zh) * | 2019-05-31 | 2019-08-30 | 江苏顺风光电科技有限公司 | 高效选择性发射极太阳能电池扩散工艺 |
-
1984
- 1984-05-08 JP JP59092262A patent/JPS60235466A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190153A (zh) * | 2019-05-31 | 2019-08-30 | 江苏顺风光电科技有限公司 | 高效选择性发射极太阳能电池扩散工艺 |
| CN110190153B (zh) * | 2019-05-31 | 2021-05-04 | 江苏顺风光电科技有限公司 | 高效选择性发射极太阳能电池扩散工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347383A (ja) | 集積回路の製法 | |
| JPS6080276A (ja) | 半導体素子の形成方法 | |
| JPS60235466A (ja) | 半導体装置の製造方法 | |
| JPH0366815B2 (ja) | ||
| JPS641063B2 (ja) | ||
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JPH01140667A (ja) | 半導体装置 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS5987858A (ja) | 半導体装置の製造方法 | |
| JPS60140757A (ja) | 半導体装置の製造方法 | |
| JPS6214466A (ja) | 半導体装置の製造方法 | |
| JPS58154266A (ja) | 半導体装置の製造方法 | |
| JPS5846674A (ja) | 半導体装置の製造方法 | |
| JPH01189159A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61154073A (ja) | 半導体装置の製造方法 | |
| JPS61102777A (ja) | 半導体装置の製造方法 | |
| JPS63228753A (ja) | 半導体装置の製造方法 | |
| JPS5846675A (ja) | 半導体装置の製造方法 | |
| JPS63199462A (ja) | 半導体装置の製造方法 | |
| JPS6015971A (ja) | 半導体装置の製造方法 | |
| JPH0313746B2 (ja) | ||
| JPS59165456A (ja) | 半導体装置の製造方法 | |
| JPS61166072A (ja) | 半導体装置の製造方法 | |
| JPS62108570A (ja) | 半導体装置の製造方法 | |
| JPH0443663A (ja) | 半導体装置およびその製造方法 |