JPS60237696A - 磁気バブルメモリ装置 - Google Patents
磁気バブルメモリ装置Info
- Publication number
- JPS60237696A JPS60237696A JP59092854A JP9285484A JPS60237696A JP S60237696 A JPS60237696 A JP S60237696A JP 59092854 A JP59092854 A JP 59092854A JP 9285484 A JP9285484 A JP 9285484A JP S60237696 A JPS60237696 A JP S60237696A
- Authority
- JP
- Japan
- Prior art keywords
- bubble memory
- magnetic bubble
- data transfer
- memory device
- transfer request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気バブルメモリ装置に係わシ、特に１個の磁
気バブルメモリ制御回路によって複数のバッフ７回路を
制御する際に好適な磁気バブルメモリ装置に関するもの
である。
気バブルメモリ制御回路によって複数のバッフ７回路を
制御する際に好適な磁気バブルメモリ装置に関するもの
である。
一般に磁気バブルメモリ装置においては、回転磁界に同
期してシリアルに転送される磁気バブルメモリデバイス
の入出力データと、ホストコンピュータなどの外部シス
テムとをインタフエイススる目的で種々のバッファ回路
が用いられる。このバッファ回路はデータのシリアル／
パラレル変換。
期してシリアルに転送される磁気バブルメモリデバイス
の入出力データと、ホストコンピュータなどの外部シス
テムとをインタフエイススる目的で種々のバッファ回路
が用いられる。このバッファ回路はデータのシリアル／
パラレル変換。
磁気バブルメモリデバイス内の欠陥ループ処理の他、デ
ータエラーの検出や訂正等を行なうものも゛ある。また
、このバッファ回路は、集積回路内に磁気バブルメモリ
デバイスを制御する磁気バブルメモリ制御回路と一体化
される場合もあるが、該制御回路とは別の集積回路で構
成される場合もある０ここで、後者の場合、外部システ
ムに応じて子回路とを組合せることによシ、システム全
体のメモリ容量を拡張させたυ、磁気バブルメモリデバ
イスとバッファ回路との間の転送速度を向上させること
ができる利点がある。
ータエラーの検出や訂正等を行なうものも゛ある。また
、このバッファ回路は、集積回路内に磁気バブルメモリ
デバイスを制御する磁気バブルメモリ制御回路と一体化
される場合もあるが、該制御回路とは別の集積回路で構
成される場合もある０ここで、後者の場合、外部システ
ムに応じて子回路とを組合せることによシ、システム全
体のメモリ容量を拡張させたυ、磁気バブルメモリデバ
イスとバッファ回路との間の転送速度を向上させること
ができる利点がある。
第１図はこのような拡張システムを有する磁気バブルメ
モリ装置の一例を示す要部ブロック回路図である。同図
において、１は磁気バブルメモリ制御回路（以下ＢＭＣ
と称する）であシ、このＢＭＣＩは外部システムとして
例えばホストコンピュータ（以下ＣＰＵと称する）２か
らの命令を受付は実行するとともに磁気バブルメモリ装
置の種々の状態をＣＰＵ２ に対して表示する。３はバ
ッファ回路（以下Ｂと称する）であシ、このＢ３は個々
のＢ３ｏ−Ｂ３ｎに１ページ（この場合１ページは１回
の書き込み動作または読み出し動作で転送できるデータ
の最小単位）分のメモリを有している。４は磁気バブル
メモリデバイス（以下ＭＢＭと称する）であシ、このＭ
ＢＭ４は磁気バブルを書き込み、読み出しおよび記憶す
る磁気ノくプルメモリ素子と、この磁気ノくプルメモリ
素子を駆動させる回転磁界および垂直磁界発生手段とか
ら構成されている。５拡データバスである。
モリ装置の一例を示す要部ブロック回路図である。同図
において、１は磁気バブルメモリ制御回路（以下ＢＭＣ
と称する）であシ、このＢＭＣＩは外部システムとして
例えばホストコンピュータ（以下ＣＰＵと称する）２か
らの命令を受付は実行するとともに磁気バブルメモリ装
置の種々の状態をＣＰＵ２ に対して表示する。３はバ
ッファ回路（以下Ｂと称する）であシ、このＢ３は個々
のＢ３ｏ−Ｂ３ｎに１ページ（この場合１ページは１回
の書き込み動作または読み出し動作で転送できるデータ
の最小単位）分のメモリを有している。４は磁気バブル
メモリデバイス（以下ＭＢＭと称する）であシ、このＭ
ＢＭ４は磁気バブルを書き込み、読み出しおよび記憶す
る磁気ノくプルメモリ素子と、この磁気ノくプルメモリ
素子を駆動させる回転磁界および垂直磁界発生手段とか
ら構成されている。５拡データバスである。
となったとき、Ｈレベルを出力し、それ以外のときはＬ
レベルを出力する。この場合、これらの信号はＬレベル
からＨレベルへは一斉に変化する。
レベルを出力する。この場合、これらの信号はＬレベル
からＨレベルへは一斉に変化する。
そして、ＣＰＵ２とＢ３とのデータ転送は、まず参〇の
Ｂ２Ｏとの間で１ペ一ジ分の転送が行なわれ、次に＃１
のＢ１１との間で転送が行なわれる。
Ｂ２Ｏとの間で１ペ一ジ分の転送が行なわれ、次に＃１
のＢ１１との間で転送が行なわれる。
以降＃ｎのＢ２ｎまで順次選択されて転送が行なわれる
。したがって、それぞれのＢ３ｏ＝Ｂ３ｎから出力され
るデータ転送要求信号ＤＲＱ（’０）〜ＤＲＱ（ｎ）の
タイミングチャートは第２図（、）、 （ｂ） 、 （
、）に示すようになる。また、ＢＭＣＩはＢ３から出力
されるデータ転送要求信号ＤＲＱと内部信号の論理積と
によってＣＰＵ２に対してデータ転送要求信号ＤＲＱ、
を出力しデータ転送を要求する。この場合、ＢＭＣｌに
入力されるデータ転送信号ＤＲＱは、第２図から明らか
なようにＢ３ｎのデータ転送要求信号ＤＲＱ（’＃ｎ）
のＨレベルからＬレベルへの変化が全てのＢ３の転送完
了を示すことから、このデータ転送要求信号ＤＲＱ（＃
ｎ）が用いられる。
。したがって、それぞれのＢ３ｏ＝Ｂ３ｎから出力され
るデータ転送要求信号ＤＲＱ（’０）〜ＤＲＱ（ｎ）の
タイミングチャートは第２図（、）、 （ｂ） 、 （
、）に示すようになる。また、ＢＭＣＩはＢ３から出力
されるデータ転送要求信号ＤＲＱと内部信号の論理積と
によってＣＰＵ２に対してデータ転送要求信号ＤＲＱ、
を出力しデータ転送を要求する。この場合、ＢＭＣｌに
入力されるデータ転送信号ＤＲＱは、第２図から明らか
なようにＢ３ｎのデータ転送要求信号ＤＲＱ（’＃ｎ）
のＨレベルからＬレベルへの変化が全てのＢ３の転送完
了を示すことから、このデータ転送要求信号ＤＲＱ（＃
ｎ）が用いられる。
しかし彦から、Ｂ３に欠陥ループ処理機能やデータエラ
ーの検出、訂正機能がある場合は、特に磁気バブルデー
タ読み出し動作時に欠陥ループ数やエラーの有無によっ
てデータ転送要求信号ＤＲＱ （＃０ ）〜ＤＲＱ（’
ｎ ）がＬレベルからＨレベルに変化する時刻は一般的
には一斉では彦く異なってくる。このため、Ｂ３による
全てのデータ転送要求信号ＤＲＱを、最終段のデータ転
送要求信号ＤＲＱ （’ ｎ ）で単純に代表すること
はできなくなる。したがって、ＢＭＣｌは別の方法によ
って個々のＢ３ｏ−Ｂ３ｎの状態をモニタし、全てのＢ
３゜〜Ｂ３ｎ が転送可能となるまで内部信号によって
データ転送要求を停止させるなどの手段が必要となる。
ーの検出、訂正機能がある場合は、特に磁気バブルデー
タ読み出し動作時に欠陥ループ数やエラーの有無によっ
てデータ転送要求信号ＤＲＱ （＃０ ）〜ＤＲＱ（’
ｎ ）がＬレベルからＨレベルに変化する時刻は一般的
には一斉では彦く異なってくる。このため、Ｂ３による
全てのデータ転送要求信号ＤＲＱを、最終段のデータ転
送要求信号ＤＲＱ （’ ｎ ）で単純に代表すること
はできなくなる。したがって、ＢＭＣｌは別の方法によ
って個々のＢ３ｏ−Ｂ３ｎの状態をモニタし、全てのＢ
３゜〜Ｂ３ｎ が転送可能となるまで内部信号によって
データ転送要求を停止させるなどの手段が必要となる。
この場合、モニタするための回路や制御プログラムが必
要となる他、選択されたＢが転送可なるまで、転送を開
始できないという問題があった。さらに個々のＢ３ｏ−
Ｂ３ｎが１ペ一ジ分のメモリを２個ずつ有する場合、Ｂ
３は複数ページの書き込み、読み出し動作を行なう際、
ＣＰＵ２とＢ３との間およびＢ３とＭＢＭ４ との間の
転送を交互に並行して行なわせることによシ、転送効率
を向上させることができる０この場合、データ転送要求
信号ＤＲＱ（”ｎ）で全てのＢ３のデータ転送要求信号
ＤＲＱを代表させる方式では、前述の問題点に加えて別
の問題が発生する。すなわち、複数ページ読み出し動作
ではページ毎に全てのＢ３ｏ ＝Ｂ ３ ｎの状態をモ
ニタして転送要求を制御しなければならないため、これ
らの操作がＣＰＵ２との転送の最初のみではなく途中で
入ることになり、ＣＰＵ２との間て前ページのデータを
転送中の場合は強制的に一旦転送を中断しなければなら
ないことになるという問題があった。
要となる他、選択されたＢが転送可なるまで、転送を開
始できないという問題があった。さらに個々のＢ３ｏ−
Ｂ３ｎが１ペ一ジ分のメモリを２個ずつ有する場合、Ｂ
３は複数ページの書き込み、読み出し動作を行なう際、
ＣＰＵ２とＢ３との間およびＢ３とＭＢＭ４ との間の
転送を交互に並行して行なわせることによシ、転送効率
を向上させることができる０この場合、データ転送要求
信号ＤＲＱ（”ｎ）で全てのＢ３のデータ転送要求信号
ＤＲＱを代表させる方式では、前述の問題点に加えて別
の問題が発生する。すなわち、複数ページ読み出し動作
ではページ毎に全てのＢ３ｏ ＝Ｂ ３ ｎの状態をモ
ニタして転送要求を制御しなければならないため、これ
らの操作がＣＰＵ２との転送の最初のみではなく途中で
入ることになり、ＣＰＵ２との間て前ページのデータを
転送中の場合は強制的に一旦転送を中断しなければなら
ないことになるという問題があった。
したがって本発明は、前述した従来の問題に鑑は、複数
のバッファ回路を用いて効率的なデータ転送を可能にし
た磁気バブルメモリ装置を提供することにある。
のバッファ回路を用いて効率的なデータ転送を可能にし
た磁気バブルメモリ装置を提供することにある。
このような目的を達成するために本発明は、磁気バブル
メモリ制御回路に対してデータ転送要求信号を出力して
いるバッファ回路と、ホストコンピュータとの間で実際
にデータ転送を行なうバッファ回路とを常に一致させる
ことによ）、データ転送をスムーズに行なうようにした
ものである。
メモリ制御回路に対してデータ転送要求信号を出力して
いるバッファ回路と、ホストコンピュータとの間で実際
にデータ転送を行なうバッファ回路とを常に一致させる
ことによ）、データ転送をスムーズに行なうようにした
ものである。
すなわち、バッファ回路のデータ転送要求信号をスリー
ステート出力とし、選択されているバッファ回路のデー
タ転送要求信号の出力のみアクティブ状態となり、その
他のバッフ７回路のデータ転送要求信号はハイインピー
ダンス状態となるように構成するものである０そして、
全てのバッファ回路の転送要求信号出力をワイヤードオ
ア接続してバッファ回路全体のデータ転送要求信号を作
成するものである。
ステート出力とし、選択されているバッファ回路のデー
タ転送要求信号の出力のみアクティブ状態となり、その
他のバッフ７回路のデータ転送要求信号はハイインピー
ダンス状態となるように構成するものである０そして、
全てのバッファ回路の転送要求信号出力をワイヤードオ
ア接続してバッファ回路全体のデータ転送要求信号を作
成するものである。
次に図面を用いて本発明の実施例を詳細に説明する。
第３図は本発明による磁気バブルメモリ装置の一例を示
す要部ブロック回路図であシ、第１図と同一部分は同一
符号を付す。同図において、複数のバッファ回路（以下
Ｂと称する）３ｏ〜３ｎから出力される個々のデータ転
送要求信号ＤＲＱ（＃０ン〜ＤＲＱ（’ｎ）はスリース
テート出力であハ全てワイヤードオア接続して磁気バブ
ルメモリ制御回路（以下ＢＭＣと称する）１に入力され
、そして、個々のＢ３ｏ＝Ｂ３ｎのデータ転送要求信号
ＤＲＱ（＃０） 〜ＤＲＱ（”ｔｔ）はその信号を出方
しているＢ３がホストコンピュータ（以下ＣＰＵと称す
る）２に対して選択されたときのみアクティブ状態とす
る。
す要部ブロック回路図であシ、第１図と同一部分は同一
符号を付す。同図において、複数のバッファ回路（以下
Ｂと称する）３ｏ〜３ｎから出力される個々のデータ転
送要求信号ＤＲＱ（＃０ン〜ＤＲＱ（’ｎ）はスリース
テート出力であハ全てワイヤードオア接続して磁気バブ
ルメモリ制御回路（以下ＢＭＣと称する）１に入力され
、そして、個々のＢ３ｏ＝Ｂ３ｎのデータ転送要求信号
ＤＲＱ（＃０） 〜ＤＲＱ（”ｔｔ）はその信号を出方
しているＢ３がホストコンピュータ（以下ＣＰＵと称す
る）２に対して選択されたときのみアクティブ状態とす
る。
第４図は第２図に対応させた第３図に示すブロック回路
図のデータ転送要求信号のタイミングチャートであシ、
同図（ａ） ｔ （ｂ） ＋ （ｃ）に示すＤＲＱＩ（
” ０） 〜ＤＲＱＩ（＃ｎ ）はＢ３ｏ〜Ｂ３ｎの内
部のデータ転送要求信号、同図（ａ）に示すＤＲＱｌは
ホストコンピュータへのデータ転送要求信号を示したも
のである。同図から明らかなように全てのＢ３゜〜Ｂ３
ｎがデータ転送可能な状態とならなくても、選択された
Ｂが転送可能になれば、データ転送要求信号ＤＲＱ１が
出力され、また、複数ページの読み出し動作においても
、選択されたＢが転送可能な状態であれば、転送は中断
されることはなく、さらにそうでなければ転送は自動的
に中断され、前述したような問題は起らない。さらにこ
のような動作を通じてデータ転送の開始は、自動的に行
なわれるもので、ＢＭＣＩはＢ３の状態を常にモニタす
る必要はなくなる。
図のデータ転送要求信号のタイミングチャートであシ、
同図（ａ） ｔ （ｂ） ＋ （ｃ）に示すＤＲＱＩ（
” ０） 〜ＤＲＱＩ（＃ｎ ）はＢ３ｏ〜Ｂ３ｎの内
部のデータ転送要求信号、同図（ａ）に示すＤＲＱｌは
ホストコンピュータへのデータ転送要求信号を示したも
のである。同図から明らかなように全てのＢ３゜〜Ｂ３
ｎがデータ転送可能な状態とならなくても、選択された
Ｂが転送可能になれば、データ転送要求信号ＤＲＱ１が
出力され、また、複数ページの読み出し動作においても
、選択されたＢが転送可能な状態であれば、転送は中断
されることはなく、さらにそうでなければ転送は自動的
に中断され、前述したような問題は起らない。さらにこ
のような動作を通じてデータ転送の開始は、自動的に行
なわれるもので、ＢＭＣＩはＢ３の状態を常にモニタす
る必要はなくなる。
第５図は８ビツトのバッファ回路を１６ビツトに拡張し
た場合の磁気バブルメモリ装置の要部ブロック回路図で
あり、前述の図と同一または和尚する部分には同一符号
を付す。同図において、Ｂは上位８ビツトのＢ３ｏ−Ｂ
３ｎと下位８ビツトのＢ３ｎ＋、〜Ｂ５２ｎ＋１ とで
構成され、上位８ビツトの各Ｂ３ｏ−Ｂ３ｎから出力さ
れるデータ転送要求信号と下位８ビツトの各Ｂ ａ ｎ
＋１〜Ｂ ３ ｔ Ｂ ＋ ｓから出力されるデータ
転送要求信号とがそれぞれワイヤードオア接続されて論
理積回路６に入力されてその出力がＢＭＣｌに接続され
、その論理積を全てのＢ２Ｏ−Ｂ３ｎ 、Ｂ３１＋１〜
Ｂ３ｚｎ＋ｔのデータ転送要求信号ＤＲＱとしてＢＭＣ
ｌに入力すれば、８ビツトの場合と全く同様の効果が得
られる。
た場合の磁気バブルメモリ装置の要部ブロック回路図で
あり、前述の図と同一または和尚する部分には同一符号
を付す。同図において、Ｂは上位８ビツトのＢ３ｏ−Ｂ
３ｎと下位８ビツトのＢ３ｎ＋、〜Ｂ５２ｎ＋１ とで
構成され、上位８ビツトの各Ｂ３ｏ−Ｂ３ｎから出力さ
れるデータ転送要求信号と下位８ビツトの各Ｂ ａ ｎ
＋１〜Ｂ ３ ｔ Ｂ ＋ ｓから出力されるデータ
転送要求信号とがそれぞれワイヤードオア接続されて論
理積回路６に入力されてその出力がＢＭＣｌに接続され
、その論理積を全てのＢ２Ｏ−Ｂ３ｎ 、Ｂ３１＋１〜
Ｂ３ｚｎ＋ｔのデータ転送要求信号ＤＲＱとしてＢＭＣ
ｌに入力すれば、８ビツトの場合と全く同様の効果が得
られる。
なお、前述した実施例において、ワイヤードオア回路に
よって作成されたデータ転送要求信号は、ＢＭＣＩＫ入
力させた場合について説明したが、本発明はこれに限定
されるものではなく、ＣＰＵ２々ど外部システムに対し
電出カさせても同様の効果が得られることは勿論である
。
よって作成されたデータ転送要求信号は、ＢＭＣＩＫ入
力させた場合について説明したが、本発明はこれに限定
されるものではなく、ＣＰＵ２々ど外部システムに対し
電出カさせても同様の効果が得られることは勿論である
。
以上説明したように本発明によれば、複数のバッファ回
路を有する磁気バブルメモリ装置において、データ転送
要求信号は常に外部システムに対して選択さｎているバ
ッファ回路から出力されるので、他のバッファ回路の状
態に拘らず選択さｎたバッファ回路が転送可能であれば
、転送要求が出され、転送可能な状態になければ、自動
的に転送が禁止され、極めて効率的な転送が可能となる
。
路を有する磁気バブルメモリ装置において、データ転送
要求信号は常に外部システムに対して選択さｎているバ
ッファ回路から出力されるので、他のバッファ回路の状
態に拘らず選択さｎたバッファ回路が転送可能であれば
、転送要求が出され、転送可能な状態になければ、自動
的に転送が禁止され、極めて効率的な転送が可能となる
。
また、これらの動作はバッファ回路間で自動的に行なわ
れるため、磁気バブルメモリ制御回路が常にバッファ回
路の状態をモニタし、複雑な操作を行なう必要がなくな
るという極めて優れた効果が得られる。
れるため、磁気バブルメモリ制御回路が常にバッファ回
路の状態をモニタし、複雑な操作を行なう必要がなくな
るという極めて優れた効果が得られる。
第１図は従来の磁気バブルメモリ装置の一例を示す装部
ブロック回路図、第２図は第１図の磁気バブルメモリ装
置の動作を説明するためのタイミングチャート、第３図
、は本発明による磁気バブルメモリ装置の一例を示す要
部ブロック回路図、第４図はそのタイミングチャート、
第５図は本発明の他の実施例を示す要部ブロック回路図
である。 １・・・・磁気バブルメモリ制御回路（ＢＭＣ）、２１
１１１・・ホストコンピュータ（ＣＰＵ）、３゜３０〜
３ｎ、３ｎ＋１〜３□＾＋１ ・・・・バッファ四路（
Ｂ）、４０〜４．２ｎ＋１・・・・磁気バブルメモ６・
・・・論理積回路。 丙３図 ゐ４図 慇５１ Ｌ Ｊ ｆ−
ブロック回路図、第２図は第１図の磁気バブルメモリ装
置の動作を説明するためのタイミングチャート、第３図
、は本発明による磁気バブルメモリ装置の一例を示す要
部ブロック回路図、第４図はそのタイミングチャート、
第５図は本発明の他の実施例を示す要部ブロック回路図
である。 １・・・・磁気バブルメモリ制御回路（ＢＭＣ）、２１
１１１・・ホストコンピュータ（ＣＰＵ）、３゜３０〜
３ｎ、３ｎ＋１〜３□＾＋１ ・・・・バッファ四路（
Ｂ）、４０〜４．２ｎ＋１・・・・磁気バブルメモ６・
・・・論理積回路。 丙３図 ゐ４図 慇５１ Ｌ Ｊ ｆ−
Claims (1)
- 少なくとも磁気バブルを書き込み読み出しおよび記憶す
る磁気バブルメモリ素子を有する複数の磁気バブルメモ
リデバイスと、前記磁気バブルメモリデバイスの動作を
制御させる磁気バブルメモリ制御回路と、前記複数の磁
気バブルメモリデバイスに対する書き込み、読み出しデ
ータを一時的に記憶させる複数のバッファ回路とを備え
た磁気バブルメモリ装置において、個々の前記バッファ
回路に、外部システムから選択されているときアクティ
ブ状態となシ外部システムとの間でのデータ転送の可否
を出力するスリーステート出力端子を設け、前記スリー
ステート出力のワイヤードオア信号を前記外部システム
との間に直接的又は間接的に接続することによシ、デー
タ転送要求信号を作成することを特徴とした磁気バブル
メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092854A JPS60237696A (ja) | 1984-05-11 | 1984-05-11 | 磁気バブルメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092854A JPS60237696A (ja) | 1984-05-11 | 1984-05-11 | 磁気バブルメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60237696A true JPS60237696A (ja) | 1985-11-26 |
Family
ID=14066009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59092854A Pending JPS60237696A (ja) | 1984-05-11 | 1984-05-11 | 磁気バブルメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60237696A (ja) |
-
1984
- 1984-05-11 JP JP59092854A patent/JPS60237696A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH059872B2 (ja) | ||
| JPS61156358A (ja) | バスコンバータ | |
| US4878168A (en) | Bidirectional serial test bus device adapted for control processing unit using parallel information transfer bus | |
| JPS6142049A (ja) | デ−タ処理システム | |
| US4607328A (en) | Data transfer apparatus for a microcomputer system | |
| JPS62102497A (ja) | ランダム・アクセス・メモリ | |
| CN1031083C (zh) | 居于存贮器板的诊断测试 | |
| JPS60237696A (ja) | 磁気バブルメモリ装置 | |
| JP2580558B2 (ja) | インタフェース装置 | |
| EP0158774B1 (en) | Data processing system with an improved storage testing device | |
| JPH02171843A (ja) | インターフェース装置 | |
| EP0075666B1 (en) | Control arrangement for magnetic bubble memories | |
| JPH05274253A (ja) | システムバス制御装置 | |
| JPS60205652A (ja) | Ｄｍａ転送方式 | |
| JPH0330899B2 (ja) | ||
| JP3242474B2 (ja) | データ処理装置 | |
| KR930011426B1 (ko) | 마이크로프로그램을 갖는 반도체 집적 회로장치 | |
| JP3304107B2 (ja) | データバスの制御方式 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPH0219921A (ja) | ファースト・イン・ファースト・アウト・メモリ | |
| JPH01307990A (ja) | バブルメモリ装置 | |
| JPS59191656A (ja) | メモリｉｃシミュレ−タ | |
| JPS59188753A (ja) | パリテイ生成方法 | |
| JPH01197860A (ja) | メモリ故障検出回路 | |
| JPS6139291A (ja) | 磁気バブル制御装置 |