JPS60241266A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS60241266A JPS60241266A JP59096354A JP9635484A JPS60241266A JP S60241266 A JPS60241266 A JP S60241266A JP 59096354 A JP59096354 A JP 59096354A JP 9635484 A JP9635484 A JP 9635484A JP S60241266 A JPS60241266 A JP S60241266A
- Authority
- JP
- Japan
- Prior art keywords
- region
- active layer
- drain
- source region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、絶縁物上に形成された半導体装置及びその製
造方法に関するものであり、特に、電流−電圧特性にお
いてキンク現象等の寄生バイポーラ効果を示さない半導
体装置及びその製造方法に関するものである。
造方法に関するものであり、特に、電流−電圧特性にお
いてキンク現象等の寄生バイポーラ効果を示さない半導
体装置及びその製造方法に関するものである。
第１図に、絶縁物上に形成された半導体装置の従来から
ある一般的な構成を示す。なお、第１図（ａ）は平面配
置図であり、同図（ｂ）は断面図である。
ある一般的な構成を示す。なお、第１図（ａ）は平面配
置図であり、同図（ｂ）は断面図である。
図において、２は絶縁物基板、４はｐ形半導体による能
動層、６はゲート絶縁膜、８はゲート電極、１０はｎ形
半導体によるソース領域、１２はｎ形半導体によるドレ
イン領域、１４はソース電極、１６はドレイン電極であ
る。
動層、６はゲート絶縁膜、８はゲート電極、１０はｎ形
半導体によるソース領域、１２はｎ形半導体によるドレ
イン領域、１４はソース電極、１６はドレイン電極であ
る。
この半導体装置はソース電極１４を接地し、ドレイン電
極１６には正のドレイン電圧を、ゲート電極８に正のゲ
ート電圧をそれぞれ印加して使用する。
極１６には正のドレイン電圧を、ゲート電極８に正のゲ
ート電圧をそれぞれ印加して使用する。
このとき、ドレイン電圧を高くすると、能動層４の領域
のうちのｎ形ドレイン領域１２との接合部近傍に発生し
た空乏層内では、電界強度が高いことにより弱い雪崩現
象（アバランシェ）が起こる。すなわち、空乏層内で正
孔と電子の対が次々に発生し、電子はｎ形ドレイン領域
１２に流れ込むが、正孔の一部はｎ形ソース領域１０に
注入されると共に他の一部は・一時的に能動層４に留ま
る。
のうちのｎ形ドレイン領域１２との接合部近傍に発生し
た空乏層内では、電界強度が高いことにより弱い雪崩現
象（アバランシェ）が起こる。すなわち、空乏層内で正
孔と電子の対が次々に発生し、電子はｎ形ドレイン領域
１２に流れ込むが、正孔の一部はｎ形ソース領域１０に
注入されると共に他の一部は・一時的に能動層４に留ま
る。
これは能動層４の電位が高くなることを意味し、その結
果、該装置のしきい値電圧が下がり、ドレイン電流の増
大が引き起こされる。すなわち１、第２図（ａ）の電流
−電圧特性図の矢印Ａで示すように第１のキンクが現れ
る。
果、該装置のしきい値電圧が下がり、ドレイン電流の増
大が引き起こされる。すなわち１、第２図（ａ）の電流
−電圧特性図の矢印Ａで示すように第１のキンクが現れ
る。
さらにドレイン電圧を増大させていくとｎ形ソース領域
１０から能動Ｎ４に電子が逆注入される割合が増大し、
ドレイン電流の増加をもたらすと共にアバランシェを促
進する。その結果、益々ドレイン電流が増大するよく知
られた寄生ハイホーラ動作領域に入り、ドレイン電流は
著しく増加する。これが第２図（ａ）の矢印Ｂで示した
第２のキンクである。
１０から能動Ｎ４に電子が逆注入される割合が増大し、
ドレイン電流の増加をもたらすと共にアバランシェを促
進する。その結果、益々ドレイン電流が増大するよく知
られた寄生ハイホーラ動作領域に入り、ドレイン電流は
著しく増加する。これが第２図（ａ）の矢印Ｂで示した
第２のキンクである。
また、第２図（ｂ）のしきい値電圧特性図においても矢
印Ｃが指し示す如くキンクが現れる。なお、図中破線は
キンクが現れない場合の特性を示したものである。
印Ｃが指し示す如くキンクが現れる。なお、図中破線は
キンクが現れない場合の特性を示したものである。
これらのキンク現象はこの半導体装置によって信号を増
幅する際に歪を著しく増加させる。
幅する際に歪を著しく増加させる。
そこで、キンクの原因となる能動層に発生した正札を消
滅させるため、ソース領域に能動層と同じ導電形の領域
を付加することが従来がら考えられている。
滅させるため、ソース領域に能動層と同じ導電形の領域
を付加することが従来がら考えられている。
すなわち、第３図の平面配置図及び断面図に示すように
ソース領域をｎ形ソース領域１ｏとｐ形Ｖ−スＭＭ１Ｂ
とから構成することにより、能動層４に発生した正孔を
ｐ形ソース領域１８で吸収し、能動層４の電位の上昇を
防止しようとするものである。 しがし、この半導体装
置では能動層４の電位上昇を完全に抑制することはでき
ず、キンク現象を完全に除去することができながった。
ソース領域をｎ形ソース領域１ｏとｐ形Ｖ−スＭＭ１Ｂ
とから構成することにより、能動層４に発生した正孔を
ｐ形ソース領域１８で吸収し、能動層４の電位の上昇を
防止しようとするものである。 しがし、この半導体装
置では能動層４の電位上昇を完全に抑制することはでき
ず、キンク現象を完全に除去することができながった。
本発明は、上記問題点に鑑みてなされたものであり、そ
の目的とするところは、電流−電圧特性あるいはしきい
値電圧特性におけるキンク現象をを完全に除去しようと
するものであり、そのことによって良好な信号増幅特性
を示す半導体装置を提供することにある。
の目的とするところは、電流−電圧特性あるいはしきい
値電圧特性におけるキンク現象をを完全に除去しようと
するものであり、そのことによって良好な信号増幅特性
を示す半導体装置を提供することにある。
かかる目的を達成するために本発明は、能動層の多数キ
ャリアを通ずることのできる電極（ｖＡ域）を新たに二
個設けたものである。
ャリアを通ずることのできる電極（ｖＡ域）を新たに二
個設けたものである。
以下、実施例と共に本発明の詳細な説明する。
〔実施例〕
第４図（ａ）は本発明の一実施例を示す平面配置図であ
り、同図（ｂ）、（ｃ）はそれぞれＶ−ｗ、ｘ−ｙ断面
図である。なお、第４図（ａ）では簡単のため後述する
第１ソース電極、第１ドレイン電極、絶縁物層等を省略
しである。
り、同図（ｂ）、（ｃ）はそれぞれＶ−ｗ、ｘ−ｙ断面
図である。なお、第４図（ａ）では簡単のため後述する
第１ソース電極、第１ドレイン電極、絶縁物層等を省略
しである。
２２は絶縁物層２０上に形成されたｐ形の能動層である
。２４は能動層２２の上に形成されたゲート絶縁膜２４
であり、さらにその上にゲート電極２６が形成されてい
る。なお、ゲート電極２６の下方部の能動層２２は、動
作中に空乏化領域２２ａと非空乏化領域２２ｂとに分か
れる。
。２４は能動層２２の上に形成されたゲート絶縁膜２４
であり、さらにその上にゲート電極２６が形成されてい
る。なお、ゲート電極２６の下方部の能動層２２は、動
作中に空乏化領域２２ａと非空乏化領域２２ｂとに分か
れる。
２８は能動層２２の一端部にｎ形の高不純物濃度半導体
によって形成された第１ソース領域であり、その上に第
１ソース電極３８が形成されている。３０は同じくｎ形
の高不純物濃度半導体によって形成された第１ドレイン
領域であり、能動層２２の第１ソース領域２８と反対側
の一端部に形成されており、その上には第１ドレイン電
極４０が形成されている。
によって形成された第１ソース領域であり、その上に第
１ソース電極３８が形成されている。３０は同じくｎ形
の高不純物濃度半導体によって形成された第１ドレイン
領域であり、能動層２２の第１ソース領域２８と反対側
の一端部に形成されており、その上には第１ドレイン電
極４０が形成されている。
３２はｐ形の高不純物濃度半導体によって能動層２２の
別の一端部に形成された第２ドレイン領域であり、その
上に第２ドレイン電極４２が形成されている。３４は同
じ（ｐ形の高不純物濃度半導体によって形成された第２
ソース領域であり、能動層２２の第２ドレインＮ＋４３
２と反対側の一端部に形成されており、その上に第２ソ
ース電極４４が形成されている。 各電極３８．４０，
４２．４４は絶縁物層３６によって相互に電気的絶縁が
図られている。
別の一端部に形成された第２ドレイン領域であり、その
上に第２ドレイン電極４２が形成されている。３４は同
じ（ｐ形の高不純物濃度半導体によって形成された第２
ソース領域であり、能動層２２の第２ドレインＮ＋４３
２と反対側の一端部に形成されており、その上に第２ソ
ース電極４４が形成されている。 各電極３８．４０，
４２．４４は絶縁物層３６によって相互に電気的絶縁が
図られている。
なお、第１ドレイン領域３０から第１ソース領域２８に
向かう方向と第２ドレイン領域３２から第２ソース領域
３４に向かう方向とはゲート電極２６の下方の能動層２
２において互いに交差している。
向かう方向と第２ドレイン領域３２から第２ソース領域
３４に向かう方向とはゲート電極２６の下方の能動層２
２において互いに交差している。
次に、このように構成された半導体装置の動作を説明す
る。
る。
まず、第１ソース電極３８と第２ドレイン電極４２とを
接続し、第２ソース電極４４を接地し、第１ドレイン電
極４０に正電圧を印加する。かかる状態でゲート電極２
６に正電圧を印加すると、能動層２２の中に空乏化され
た領域２２ａが発生し、また、能動層２２とゲート絶縁
膜２４との界面に反転層が形成される。
接続し、第２ソース電極４４を接地し、第１ドレイン電
極４０に正電圧を印加する。かかる状態でゲート電極２
６に正電圧を印加すると、能動層２２の中に空乏化され
た領域２２ａが発生し、また、能動層２２とゲート絶縁
膜２４との界面に反転層が形成される。
これにより、空乏化領域２２ａ中の反転層を通じて第１
ドレイン領域３０から第１ソース領域２８へ電流が流れ
、この電流はさらに接続線４６を介して第１ソース領域
２８から第２ドレイン領域３２へ流れ、その後非空乏化
領域２２ｂを通じて第２ドレイン領域３２から第２ソー
ス領域３４へと流れる。
ドレイン領域３０から第１ソース領域２８へ電流が流れ
、この電流はさらに接続線４６を介して第１ソース領域
２８から第２ドレイン領域３２へ流れ、その後非空乏化
領域２２ｂを通じて第２ドレイン領域３２から第２ソー
ス領域３４へと流れる。
このように電流が流れると、非空乏化領域２２ｂのうち
の第２ソース領域３４寄りの部分の電位は、第２ドレイ
ン領域３２の電位と比べて第２ドレイン領域３２と第２
ソース領域３４との間の電位差分だけ低くなる。また、
非空乏化領域２２ｂのうち第２ソース領域３４寄りの部
分の電位は、第２ドレイン領域３２の電位に近いが、や
や倶くなっている。
の第２ソース領域３４寄りの部分の電位は、第２ドレイ
ン領域３２の電位と比べて第２ドレイン領域３２と第２
ソース領域３４との間の電位差分だけ低くなる。また、
非空乏化領域２２ｂのうち第２ソース領域３４寄りの部
分の電位は、第２ドレイン領域３２の電位に近いが、や
や倶くなっている。
そのため、第１ドレイン領域３０に近い空乏化領域２２
ａの内部で弱いアバランシェにより発生した正孔は、非
空乏化領域２２ｂの中に入るが、第１ソース領域２８に
は注入されずに電位の低（Ａ第２ソース領域３４の方に
流れる。したがって、キンク現象は現れない。
ａの内部で弱いアバランシェにより発生した正孔は、非
空乏化領域２２ｂの中に入るが、第１ソース領域２８に
は注入されずに電位の低（Ａ第２ソース領域３４の方に
流れる。したがって、キンク現象は現れない。
なお、本実施例では、第１ドレイン領域３０から第１ソ
ース領域２８に向かう方向と第２ドレイン領域３２から
第２ソース領域３４に向かう方向とが互いに直交してい
るが、ゲート電極２６の下方の能動層２２において交差
していれば十分であり、交差角度が正確に９０度である
必要はない。
ース領域２８に向かう方向と第２ドレイン領域３２から
第２ソース領域３４に向かう方向とが互いに直交してい
るが、ゲート電極２６の下方の能動層２２において交差
していれば十分であり、交差角度が正確に９０度である
必要はない。
また、絶縁物層２０はいわゆる半絶縁物層であってもか
まわない。
まわない。
次に本発明半導体装置の製造方法の一実施例を第５図を
用いて説明する。第５図（ａ）、（ｂ）。
用いて説明する。第５図（ａ）、（ｂ）。
（ｃ）、（ｅ）は製造過程における半導体装置の断面図
であり、同図（ｄ）は同図（Ｃ）に対応する平面図であ
る。
であり、同図（ｄ）は同図（Ｃ）に対応する平面図であ
る。
まず、半導体基板５０の内部にイオン打ち込み法によっ
て、酸素イオンを所定のエネルギでおよそ１０１１１個
／ｄ打ち込んだ後、所定の温度で所定の時間熱処理する
ことにより、一定の深さの処に一定の厚さの絶縁物層２
０を形成する（第５図（ａ））。これによって、半導体
基板５０の上表面には、絶縁物層２０により分離された
能動層２２が形成されたことになる。
て、酸素イオンを所定のエネルギでおよそ１０１１１個
／ｄ打ち込んだ後、所定の温度で所定の時間熱処理する
ことにより、一定の深さの処に一定の厚さの絶縁物層２
０を形成する（第５図（ａ））。これによって、半導体
基板５０の上表面には、絶縁物層２０により分離された
能動層２２が形成されたことになる。
次に、半導体基板５０の上表面に形成された能動層２２
をエツチングにより所定の寸法に整形し、その後酸化等
の手法により能動層２２上にゲート絶縁膜２４を形成す
る（第５図（ｂ））。
をエツチングにより所定の寸法に整形し、その後酸化等
の手法により能動層２２上にゲート絶縁膜２４を形成す
る（第５図（ｂ））。
次に、ゲート絶縁膜２４の上にゲート電極材料を堆積し
、このゲート電極材料をエツチングにより所定の寸法に
整形してゲート電極２６を形成する。
、このゲート電極材料をエツチングにより所定の寸法に
整形してゲート電極２６を形成する。
−その後、能動層２２の周辺部の第１ソース領域２８及
び第１ドレイン領域３０と成るべき部分を残してマスク
を作り、当該部分にイオン打ち込み法等によりｎ形不鈍
物を打ち込んでｎ形の高不純物濃度半導体からなる第１
ソース領域２８及び第１ドレイン領域３０を形成し、マ
スクを除去する。
び第１ドレイン領域３０と成るべき部分を残してマスク
を作り、当該部分にイオン打ち込み法等によりｎ形不鈍
物を打ち込んでｎ形の高不純物濃度半導体からなる第１
ソース領域２８及び第１ドレイン領域３０を形成し、マ
スクを除去する。
同様に、第２ドレイン領域３２及び第２ソース領域３４
と成るべき部分を残してマスクを作り、当該部分にｐ形
不鈍物を打ち込むことによりｐ形の高不純物濃度半導体
からなる第２ドレイン領域３２及び第２ソース領域３４
を形成し、その後マスクを除去する（第５図（ｃ）、（
ｄ））。
と成るべき部分を残してマスクを作り、当該部分にｐ形
不鈍物を打ち込むことによりｐ形の高不純物濃度半導体
からなる第２ドレイン領域３２及び第２ソース領域３４
を形成し、その後マスクを除去する（第５図（ｃ）、（
ｄ））。
次に、半導体基板５０の表面全体に絶縁物層３６を堆積
し、第１ソース領域２８．第１ドレイン領域３０．第２
ドレイン領域３２及び第２ソース領域３４の上部にエツ
チングによりコンタクトホールをあける。なお、５２及
び５４はそれぞれ第１ソース領域２８及び第１ドレイン
領域３ｏの上部に形成されたコンタクトホールを示す。
し、第１ソース領域２８．第１ドレイン領域３０．第２
ドレイン領域３２及び第２ソース領域３４の上部にエツ
チングによりコンタクトホールをあける。なお、５２及
び５４はそれぞれ第１ソース領域２８及び第１ドレイン
領域３ｏの上部に形成されたコンタクトホールを示す。
次に、各コンタクトボールに蒸着法等によりそれぞれ取
り出し電極を形成する。３８．４０はコンタクトホール
５２，５４に形成された取り出し電極であって、それぞ
れ第１ドレイン電極、第１ソース電極となる（第５図（
ｅ））。
り出し電極を形成する。３８．４０はコンタクトホール
５２，５４に形成された取り出し電極であって、それぞ
れ第１ドレイン電極、第１ソース電極となる（第５図（
ｅ））。
なお、第１ソース領域、第１ドレイン領域、第２ソース
領域及び第２ドレイン領域を形成する際に、マスク処理
を利用しているが、各領域に対して所定の不純物を部分
的かつ選択的に打ち込んでもかまわない。
領域及び第２ドレイン領域を形成する際に、マスク処理
を利用しているが、各領域に対して所定の不純物を部分
的かつ選択的に打ち込んでもかまわない。
また、絶縁物層２０の上に能動層２２を形成する工程（
第５図（ａ））は、必ずしも上記実施例のようにイオン
打ち込み法による必要はなく、絶縁物層上に半導体層を
形成するその他の周知の方法でもかまわない。
第５図（ａ））は、必ずしも上記実施例のようにイオン
打ち込み法による必要はなく、絶縁物層上に半導体層を
形成するその他の周知の方法でもかまわない。
以上説明したように、本発明の半導体装置によれば、能
動層の多数キャリアを通ずることのできる電極（領域）
を新たに二個設けたので、電流−電圧特性あるいはしき
い値電圧特性におけるキンク現象をを完全に除去するこ
とができる。
動層の多数キャリアを通ずることのできる電極（領域）
を新たに二個設けたので、電流−電圧特性あるいはしき
い値電圧特性におけるキンク現象をを完全に除去するこ
とができる。
そのため、（１）この種の装置は高速スイッチング動作
することが知られているが、それに加えて信号を低歪で
増幅することができる。（２）キンク現象に伴う雑音を
除去することができ、低雑音化に有効である。（３）第
１ドレイン領域近傍で発生した正孔（多数キャリア）が
第１ソース領域に注入されずに引き抜かれるので、寄生
バイポーラ効果による第１ドレイン領域−第１ソース領
域間耐圧が改善され、最高使用電源電圧値が高くなる等
の種々の利点がある。
することが知られているが、それに加えて信号を低歪で
増幅することができる。（２）キンク現象に伴う雑音を
除去することができ、低雑音化に有効である。（３）第
１ドレイン領域近傍で発生した正孔（多数キャリア）が
第１ソース領域に注入されずに引き抜かれるので、寄生
バイポーラ効果による第１ドレイン領域−第１ソース領
域間耐圧が改善され、最高使用電源電圧値が高くなる等
の種々の利点がある。
また、本発明の製造方法によれば、特殊な製造工程を用
いることなく優れた半導体装置を容易に実現できる。
いることなく優れた半導体装置を容易に実現できる。
第１図（ａ）は絶縁物上に形成された半導体装置の従来
からある一般的な構成を示す平面配置図、同図（ｂ）は
断面図、第２図（ａ）は電流−電圧特性図、同図（ｂ）
はしきい値電圧特性図、第３図（ａ）は従来からある他
の半導体装置の構成を示す平面配置図、同図（ｂ）は断
面図、第４図（ａ）は本発明の一実施例を示す平面配置
図、同図（ｂ）、（ｃ）はそれぞれｖ−ｗ、ｘ−ｙ断面
図、第５図は本発明の半導体装置製造方法の一実施例を
示すものであり、（ａ）、（ｂ）、（ｃ）、（ｅ）はそ
れぞれ製造過程における半導体装置の断面図、（ｄ）は
（Ｃ）に対応する平面図である。 ２０・・・絶縁物層、２２・・・能動層、２４・・・ゲ
ート絶縁膜、２６・・・ゲート電極、２８・・・第１ソ
ース領域、３０・・・第１ドレイン領域、３２・・・第
２ドレイン領域、３４・・・第２ソース領域、３６・・
・絶縁物層、３８・・・第１ソース電極、４０・・・第
１ドレイン電極、４２・・・第２ドレイン電極、４４・
・・第２ソース電極、５０・・・半導体基板５０゜特許
出願人 日本電信電話公社 代 理 人 山川 成用（ほか１名） 第１図 １□ ろ３２図 第３図 を 第４図 ６
からある一般的な構成を示す平面配置図、同図（ｂ）は
断面図、第２図（ａ）は電流−電圧特性図、同図（ｂ）
はしきい値電圧特性図、第３図（ａ）は従来からある他
の半導体装置の構成を示す平面配置図、同図（ｂ）は断
面図、第４図（ａ）は本発明の一実施例を示す平面配置
図、同図（ｂ）、（ｃ）はそれぞれｖ−ｗ、ｘ−ｙ断面
図、第５図は本発明の半導体装置製造方法の一実施例を
示すものであり、（ａ）、（ｂ）、（ｃ）、（ｅ）はそ
れぞれ製造過程における半導体装置の断面図、（ｄ）は
（Ｃ）に対応する平面図である。 ２０・・・絶縁物層、２２・・・能動層、２４・・・ゲ
ート絶縁膜、２６・・・ゲート電極、２８・・・第１ソ
ース領域、３０・・・第１ドレイン領域、３２・・・第
２ドレイン領域、３４・・・第２ソース領域、３６・・
・絶縁物層、３８・・・第１ソース電極、４０・・・第
１ドレイン電極、４２・・・第２ドレイン電極、４４・
・・第２ソース電極、５０・・・半導体基板５０゜特許
出願人 日本電信電話公社 代 理 人 山川 成用（ほか１名） 第１図 １□ ろ３２図 第３図 を 第４図 ６
Claims (1)
- 【特許請求の範囲】 ＋１１ 絶縁物層又は半絶縁物層上の第１導電形の能動
層の一端部に形成された第２導電形の高不純物濃度半導
体からなる第１ソース領域と、前記能動層の一端部であ
って前記第１ソース領域の反対側に形成された第２導電
形の高不純物濃度半導体からなる第１ドレイン領域と、
前記能動層の一端部であって前記第１ソース領域及び第
１ドレイン領域とは異なる部分に形成された第１導電形
の高不純物濃度半導体からなる第２ソース領域と、前記
能動層の一端部であって前記第２ソース領域の反対側に
形成された第１導電形の高不純物濃度半導体からなる第
２ドレイン領域と、前記能動層の上部に絶縁膜を介して
形成されたゲート電極と、前記第１ソース領域上に形成
された第１ソース電極と、前記第１ドレイン領域上に形
成された第１ドレイン電極と、前記第２ソースＮ域上に
形成された第２ソース電極と、前記第２ドレイン領域上
に形成された第２ドレイン電極とを具備することを特徴
とする半導体装置。 （２） 絶縁物層又は半絶縁物層とに第１導電形の能動
層を所定の寸法に形成する工程と、前記能動層の上に絶
縁膜を形成する工程と、前記絶縁膜の上にゲート電極を
形成する工程と、前記能動層の一端部に第２導電形の高
不純物濃度半導体からなる第１ソース領域を形成する工
程と、前記能動層の一端部であって前記第１ソース領域
の反対側に第２導電形の高不純物濃度半導体からなる第
１ドレイン領域を形成する工程と、前記能動層の一端部
であって前記第１ソース領域及び第１ドレイン領域とは
異なる部分に第１導電形の高不純物濃度半導体からなる
第２ソース領域を形成する工程と、前記能動層の一端部
であって前記第２ソース領域の反対側に第１導電形の高
不純物濃度半導体からなる第２ドレイン領域を形成する
工程と、前記第１ソース領域、第１ドレイン領域、第２
ソース領域及び第２ドレイン領域の上部にそれぞれ第１
ソ−スミ極、第１ドレイン電極、第２ソース電極及び第
２ドレイン電極を形成する工程とを少なくとも含む半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096354A JPS60241266A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096354A JPS60241266A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60241266A true JPS60241266A (ja) | 1985-11-30 |
Family
ID=14162656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096354A Pending JPS60241266A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60241266A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4906587A (en) * | 1988-07-29 | 1990-03-06 | Texas Instruments Incorporated | Making a silicon-on-insulator transistor with selectable body node to source node connection |
| JPH02148865A (ja) * | 1988-07-08 | 1990-06-07 | Texas Instr Inc <Ti> | ボディノードとソースノード間接続を含む絶縁物上シリコントランジスタ |
| JP2003152185A (ja) * | 2001-11-09 | 2003-05-23 | Semiconductor Energy Lab Co Ltd | 半導体素子、電気回路、表示装置、発光装置及び電子機器 |
| JP2003188389A (ja) * | 2001-10-09 | 2003-07-04 | Semiconductor Energy Lab Co Ltd | スイッチ素子、それを用いた表示装置及び半導体装置 |
| JP2004128374A (ja) * | 2001-10-09 | 2004-04-22 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2004289175A (ja) * | 2001-10-09 | 2004-10-14 | Semiconductor Energy Lab Co Ltd | スイッチ素子、それを用いた表示装置及び半導体装置 |
| US7005675B2 (en) | 2002-05-31 | 2006-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, method for driving light-emitting device and element board |
| US7091938B2 (en) | 2002-03-26 | 2006-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7102161B2 (en) | 2001-10-09 | 2006-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Switching element, display device using the switching element, and light emitting device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53149770A (en) * | 1977-06-01 | 1978-12-27 | Matsushita Electric Ind Co Ltd | Semiconductor device |
-
1984
- 1984-05-16 JP JP59096354A patent/JPS60241266A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53149770A (en) * | 1977-06-01 | 1978-12-27 | Matsushita Electric Ind Co Ltd | Semiconductor device |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148865A (ja) * | 1988-07-08 | 1990-06-07 | Texas Instr Inc <Ti> | ボディノードとソースノード間接続を含む絶縁物上シリコントランジスタ |
| US4906587A (en) * | 1988-07-29 | 1990-03-06 | Texas Instruments Incorporated | Making a silicon-on-insulator transistor with selectable body node to source node connection |
| JP2003188389A (ja) * | 2001-10-09 | 2003-07-04 | Semiconductor Energy Lab Co Ltd | スイッチ素子、それを用いた表示装置及び半導体装置 |
| JP2004128374A (ja) * | 2001-10-09 | 2004-04-22 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2004289175A (ja) * | 2001-10-09 | 2004-10-14 | Semiconductor Energy Lab Co Ltd | スイッチ素子、それを用いた表示装置及び半導体装置 |
| US7102161B2 (en) | 2001-10-09 | 2006-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Switching element, display device using the switching element, and light emitting device |
| JP2003152185A (ja) * | 2001-11-09 | 2003-05-23 | Semiconductor Energy Lab Co Ltd | 半導体素子、電気回路、表示装置、発光装置及び電子機器 |
| US7629611B2 (en) | 2001-11-09 | 2009-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, electronic device |
| KR100950031B1 (ko) * | 2001-11-09 | 2010-03-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 소자, 전기 회로, 표시장치, 발광장치 및 전자 기기 |
| US9117913B2 (en) | 2001-11-09 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, electric circuit, display device and light-emitting device |
| US7091938B2 (en) | 2002-03-26 | 2006-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7005675B2 (en) | 2002-05-31 | 2006-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, method for driving light-emitting device and element board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4620211A (en) | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices | |
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0336311B2 (ja) | ||
| US4561168A (en) | Method of making shadow isolated metal DMOS FET device | |
| US3873372A (en) | Method for producing improved transistor devices | |
| JPS60241266A (ja) | 半導体装置及びその製造方法 | |
| JPH0244154B2 (ja) | ||
| US3983572A (en) | Semiconductor devices | |
| JP4610865B2 (ja) | 半導体装置及びその製造方法 | |
| CN113270474A (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| JPS6115369A (ja) | 半導体装置及びその製造方法 | |
| JPH0682840B2 (ja) | Ｍｏｓ形半導体装置 | |
| JP3657938B2 (ja) | 半導体装置 | |
| JP3904725B2 (ja) | 半導体装置及びその製造方法 | |
| GB2066571A (en) | Junction field effect transistor | |
| KR100492981B1 (ko) | 래터럴 이중확산 모스 트랜지스터 및 그 제조방법 | |
| JPS5987871A (ja) | 絶縁ゲ−ト電界効果半導体装置 | |
| JPH05218425A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH0552672B2 (ja) | ||
| KR100219063B1 (ko) | 반도체 소자 제조방법 | |
| KR20020000984A (ko) | 게이트와 에미터 사이의 정전기 방지를 위한 다이오드를포함하는 모스형 반도체 소자 | |
| JPH02208976A (ja) | 電導度変調型ｍｏｓｆｅｔ | |
| KR100273121B1 (ko) | 접합형 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ |