JPS6047617B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラム制御が行なわれている情報
処理装置に関するもので、特に命令コード先取り制御を
行なう情報処理装置に関する。

マイクロプログラム制御形情報処理装置においては、命
令語を解読して実行するためにまず命令語を命令語バッ
ファに読出し、その後命令語カウンタの指定された番地
の命令語バッファより実行すべき命令語のみを取出して
命令コードを解読して制御装置をアクセスする。このと
き命令語バッファには先取りした命令語が複数個格納さ
れている。このため命令語カウンタは実行する命令の長
さを常に検出して命令語バッファのどこから次に読出す
かを決定する。

命令語バッファには一般にワード長単位で格納される。
ところが命令語は必ずしもワード長とは限らす半語長で
あることもある。したがつて命令語カウンタの指定する
アドレスにより命令語の命令コードを判定可能なように
命令語整列回路を通して命令コードを選択する必要があ
る。これらの一連の動作を行なつた上で制御記憶を読出
し各命令語を実行する。命令シーケンスが分岐がない場
合にはこれらの一連の動作で〕も問題はないがいつたん
分岐動作を伴なう命令語が実行されると、命令語バッフ
ァ内の命令語は使えずメインメモリより再び命令語を読
出す必要が生する。従来はこのときでも前述の通りいつ
たん命令語バッファに読出し、命令語カウンタの示す５
番地より読出し、命令語整列回路を通して命令コードレ
ジスタに入れ、その後命令コードを解読して制御記憶を
アクセスしていた。この動作では分岐動作が伴う命令語
を実行すると、次の命令語を実行するまでに相当の時間
を要する。すなわち酩令語バッファに格納し、その後命
令語カウンタにより読出して命令コードレジスタに入れ
る動作に時間がかかりすぎる欠点があつた。本発明の目
的は上述の欠点を解決し、命令語バッファに先取りした
命令語を入れるとともに分岐先の命令語の命令コードを
命令コード選択回路を通して命令コードレジスタへ格納
可能にするような命令語バッファをバイパスする回路を
設けて分岐動作時に命令コードの解読、制御記憶へのア
クセスの高速化をできるようにしたマイクロプログラム
制御の情報処理装置を提供することにある。

前記目的を達成するために本発明による情報処理装置は
、現在実行中の命令語の番地を記憶する命令語カウンタ
と、命令語カウンタの出力と現在実行中の命令語の長さ
を検出する手段とにより、次に実行すべき前記命令語バ
ッファから読出した命令語の命令コードを最上位バイト
に位置づけさせる命令語整列回路と、現在実行中の命令
語の実行結果が分岐したか否かを検出する手段により、
前記命令語バッファへの書込みデータと前記命令語整列
回路からの命令コード出力とを選択する命令コード選択
回路と、前記命令コード選択回路出力をセットして保持
する命令コードレジスタとを設け、順次連なつた命令語
を次々に実行するさい，は、命令語バッファから次に実
行する命令コードを取出して命令コードレジスタにセッ
トし、分岐動作後に最初に実行する命令語については、
命令語バッファに書くと同時に命令コードのみをバイパ
スさせて命令コードレジスタにセットして該命３令コー
ドレジスタの出力を制御記憶の命令開始番地の関連デー
タとして与えることから構成されてる。上記構成によれ
ば、本発明の目的を完全に達成することができる。

３次に本発明について図
面を参照してさらに詳細に説明する。図は本発明による
情報処理装置の一実施例の構成を示すブロック図である
。この実施例装置は、複数語の連続した命令語を先取り
して保持する命令語バッファ１、この命令４Ｃバッファ
１内の命令語の１つを詳細に動作させる複数のマイクロ
命令を記憶する制御記憶装置６、命令語に対応した制御
記憶６内のマイクロ命令を実行するためのアドレスを与
える制御記憶アドレス発生回路５、現在実行中の命令語
の番地を記憶する命令語カウンタ７、命令語カウンタ７
の出力と現在実行中の命令語により命令語長を検出する
回路８、次に実行すべき命令語を命令語バッファＳ１よ
り読出し命令語の命令コードを最上位バイトに位置づけ
させる命令語整列回路２、現在実行中の命令語の実行結
果が分岐したか否かを検出する回路９、前記命令語整列
回路２の命令コード部分とメインメモリ（図示せず）よ
り読出された命令ク語の最初のワードのバイト０とバイ
ト２の命令コード部分のいづれか１つを選択する命令コ
ード選択回路３と該命令コード選択回路３で選択された
命令コードを命令の実行に先立つてセットし、保持する
命令コードレジスタ４から構成されてい７る。

次に前記装置の動作について説明する。

いま複数語の連続した命令語をメインメモリ（図示せず
）より先取りして保持する命令語バッファ１に先取りさ
れた命令語があるとき命令語カウンタ７゜は次に実行す
べき命令語を命令バッファ１より読出す。このとき現在
実行中の命令コードより命令語長検出回路８は命令語長
を検出して命令バッファ１より読出した命令語を命令語
整列回路２で命令コードが出力信号線２０１に出力され
るように整列させる。その後命令コードレジスタ４へ格
納する。すなわち命令語バッファ１からは一語長単位で
命令語整列回路へ信号線１０７，１０８，１０９，１１
０を通して命令語が読出される。信号線１０７，１０８
，１０９，１１０はそれぞれ一語長のバイト０、バイト
１、バイト２、バイト３に相当する。命令語バッファ１
は複数語の命令語が格納されているが同時に２語分読出
し可能な命令語バッファである。いま現在実行中の命令
語が命令バッファ１の一語長であつたとき、次に信号線
１０７にはたとえば次の一語長のバイト０が出力され、
信号線１０８にはバイト１が出力され、信号線１０９に
はバイト２が出力され、信号線１１０にはバイト３が出
力されている。このとき命令語整列回路２では出力信号
線２０１に命令語バッファ１からの出力信号線１０７す
なわちバイト０の内容を選択する。そして現在実行中の
命令語′ＪＳ完了すると命令コード選択回路３では、分
岐検１１回路９が分岐を検出しなければ、信号線３０１
ｉ通して命令コードレジスタ４へ該命令コードをセット
し、その後信号線４０１を通して制御記憶アドレス発生
回路５に命令コードを送出する。さらに、該アドレス発
生回路５は該命令コードに対応するアドレスを発生し信
号線５０１を通して制御記憶６をアクセスする。この結
果次の命令語がマイクロ命令を次々と実行して該命令語
の実行を完了する。この命令がいま半語長であると、上
述した命令語カウンタは＋２され再び命令語バッファ１
をアクセスする。このとき命令語バッファ１では命令語
カウンタ７が＋４されたとき次の語をアクセスするよう
になつている。

したがつて上述の場合には再び同じ一語長分の命令語が
命令語バッファ１より読出されていて、命令語整列回路
２にて信号線１０９の内容を出力信号線２０１へ出力す
る。このとき選択された命令語が一語長命令語であれば
、信号線１０９の内容は命令語のバイト０、信号線１１
０はバイト１、信号線１０７は次の一語長のＯバイト目
であるが該命令語ではバイト２同じく信号線１０８は次
の一語長の１バイト目だが該命令語ではバイト３として
扱かうよう命令語整列回路２により命令語が実行可能な
ように整列される。

以上のようにして命令語が次々と逐次実行されていく場
合には、先取りされる命令語は次々とメインメモリ（図
示せず）より命令語バッファ１が空きになる時点で読出
され信号線１０１，１０２，１０３，１０４を通して命
令語バッファ１へ書込まれる。

ところが実行される命令語においては分岐する動作を伴
なうものがある。

このときには、命令語バッファ１にある命令語に分岐す
ることは少なく一般にメインメモリより再び命令語を読
出す必要がある。いま、命令コードは命令コード選択回
路３の出力信号線３０１により命令コードレジスタ４に
送られる。ここで該命令コードは保持され出力線４０１
により制御記憶アドレス発生回路５に与えられ、命令コ
ードに対応したアドレスが発生されて制御記憶６をアク
セスし該命令が実行される。このとき分岐命令語である
と、分岐検出回路９が動作し、分岐するか否かを検出す
る。

分岐しない場合には、前述の通り逐次次の命令語バッフ
ァ１より読出された命令語を次に実行するように命令コ
ード選択回路３を動作させ命令コードレジスタ４に命令
コードをセットする。

しかし、命令語実行の結果分岐することが分岐検出回路
９で検出されると、命令語バッファ１にはメインメモリ
から分岐先命令語とそれに続く複数語の命令語が信号線
１０１，１０２，１０３，１０４を通して読出され書込
まれる。このとき同時にメインメモリから読出された命
令語の最初の語のバイト０が信号線１０６を通して命令
コード選択回路３に与えられる。また、メインメモリか
らのバイト２の内容が信号線１０５を通して命令コード
選択回路３に与えられる。そして、分岐検出回路９によ
り分岐先アドレスが一語長の先頭を示すときは、バイト
０側の内容を命令コード選択回路３で選択するように信
号線９０２を通して指令を出し、また一語長の先頭より
２バイト先すなわち半語長境界アドレスを示すときはバ
イト２側の内容を命令コード選択回路３で選択するよう
に信号線９０２を通して指令を出す。命令コード選択回
路３で選択されたバイト０またはバイト２のどちらかの
内容が信号線３０１を通して命令コードレジスタ４へ送
られる。命令コードが命令コードレジスタ４にセットさ
れたのち、信号線４０１を通して命令コードを制御記憶
アドレス発生回路５へ送る。

そして、命令コード対応のアドレスを信号線５０１に出
力し、制御記憶６をアクセスし分岐先命令語を実行する
。

命令語バッファ１には分岐検出後の先取りされｌる複数
語の命令語は分岐検出回路９の制御信号９０１により分
岐時にも書込まれる。

次に続く命令語の一語長および二語長は命令語バッファ
１にまた書込まれる。

命令語に含まれるオペランド等は実行する場合命令語バ
ッファ１の７出力線１０７，１０８，１０９，１１０の
いづれかを使用するように命令語整列回路２で整列され
る。本発明には以上説明したように、命令語バッファに
分岐先命令語を書込むとともに、命令コードのみを命令
コード選択回路を通して命令語バッファをバイパスさせ
て分岐時における分岐先命令語の制御記憶へのアクセス
を高速化することができるという効果がある。

【図面の簡単な説明】

図は本発明の一実施例を示す図である。 １・・・命令語バッファ、２・・・命令語整列回路、３
・・・命令コード選択回路、４・・・命令コードレジス
タ、５・・・制御記憶アドレス発生回路、６・・・制御
記憶、７・・・命令語カウンタ、８・・・命令語長検出
回路、９・・・分岐検出回路。

Claims (1)

【特許請求の範囲】
1. １ 複数語の連続した命令語を先取りして保持する命令
   語バッファを有し、命令語中の命令コードに関連した番
   地から制御記憶を読出して命令の実行を開始する情報処
   理装置において、現在実行中の命令語の番地を記憶する
   命令語カウンタと、命令語カウンタの出力と現在実行中
   の命令語の長さを検出する手段とにより、次に実行すべ
   き前記命令語バッファから読出した命令語の命令コード
   を最上位バイトに位置づけさせる命令語整列回路と、現
   在実行中の命令語の実行結果が分岐したか否かを検出す
   る手段により、前記命令語バッファへの書込みデータと
   前記命令語整列回路からの命令コード出力とを選択する
   命令コード選択回路と、この命令コード選択回路出力を
   セットして保持する命令コードレジスタとを設け、順次
   連なつた命令語を次々に実行するさいは、命令語バッフ
   ァから次に実行する命令コードを取出して命令コードレ
   ジスタにセットし、分岐動作後に最初に実行する命令語
   については、命令語バッファに書くと同時に命令コード
   のみをバイパスさせて命令コードレジスタにセットして
   、該命令コードレジスタの出力を制御記憶の命令開始番
   地の関連データとして与えることを特徴とする情報処理
   装置。