JPS6053903B2 - マルチプロセツサ・システム - Google Patents

Description

【発明の詳細な説明】 本発明は、マルチプロセッサ・システム、特にマイクロ
プログラム制御プロセッサを並列的に運転するデータ処
理システムにおいて、スーパバイザ・プロセッサが、入
力ジョブに対応して上記各プロセッサに対してジョブを
割当てると共に各ジョブに対応したマルクロプログラム
をローディングせしめ、入力ジョブに対処して上記並列
運転されるプロセッサの処理機能を可変にするよう構成
したマルチプロセッサ・システムに関するものでＪある
。

従来公知のマルチプロセッサ●システムにおいては、処
理機能が固定している汎用プロセッサを並列運転せしめ
て、ジョブ処理を行なつている。

しかし、実際の処理に当つては、入力ジョブとし；て例
えば事務処理や科学計算やデータ・ベース処理などがあ
り、しかも、それらの各処理の必要性が時間帯によつて
変化してゆく。このため、上述の如き公知のマルチプロ
セッサ、システムの場合、上記入力ジョブの変化に適正
に対処することがむずかしく、処理能力に限界があつた
。本発明は、上記の点を解決することを目的としており
、各入力ジョブの状態をスーパバイザ・プロセッサによ
つて管理すると共に上記入力ジョブの状態に応じて上記
スーパバイザ・プロセッサがマイクロプログラム制御プ
ロセッサの制御メモリの内容を入れ換えるようにし、シ
ステム全体を入力ジョブの状態に適正に対処できるよう
にすることを目的としている。

そしてそのため、本発明のマルチプロセッサ●システム
はマイクロプログラムを格納する制御メモリを有するマ
イクロプログラム制御プロセッサを複数個そなえたマル
チプロセッサ●システにおいて、種別を異にする複数の
マイクロプログラムを格納するマイクロプログラム●ス
タック●メモリ、該マイクロプログラム●スタック・メ
モリから上記マイクロプログラムを選択的に取出すマイ
クロプログラム取出し回路部、上記各マイクロプログラ
ム制御プロセッサの夫々の制御メモリに対して上記選択
的に取出されたマイクロプログラムを分配するマイクロ
プログラム分配回路部、上記各マイクロプログラム制御
プロセッサに対して割当てるジョブを一時格納するシス
テム●スプール●データ◆セット●メモｌ八および該シ
ステム●スプール●データ●セット●メモリの内容にも
とずいて上記各マイクロプログラム制御プロセッサに対
してジョブを割当てると共に上記マイクロプログラム取
出し回路部と上記マイクロプログラム分配回路部とを制
御して上記当該マイクロプログラム制御プロセッサに対
！して当該ジョブに対応したマイクロプログラムをロー
ディングするスーパバイザ●プロセッサを有し、該スー
パバイザ・プロセッサは構成制御テーブルをそなえてお
り、該構成制御テーブルは、入力ジョブに関する情報と
して少なくとも入カジヨこブ数情報と待ジョブ情報とを
そなえると共に、プロセッサに関する情報として少なく
とも稼動プロセッサ数情報と稼動プロセッサ・実行ジョ
ブ情報とをもつていることを特徴としている。以下図面
を参照しつつ説明する。 ４第１
図は本発明の一実施例構成を示し、第２図は本発明にい
うスーパバイザ●プロセッサが管理する構成制御テーブ
ルの一実施例説明図、第３図は本発明によるマイクロプ
ログラム入れ換え処理を説明する説明図を示す。第１図
において、１−１，１−２，・・，１−ｎは夫々マイク
ロプログラム制御プロセッサ（以下単にプロセッサとい
う）、２はスーパバイザ・プロセッサ、３はマイクロプ
ログラム●スタック・メモリ（以下スタック・メモリと
いう）、３−１，３−２，・・，３−３，３−４，・・
・は夫々種類の異なるマイクロプログラム、４はマイク
ロプログラム取出し回路部（以下取出し回路部ノという
）、５はマイクロプログラム分配回路部（以下分配回路
部という）、６はシステム・スプール●データ●セット
●メモリ（以下データ●セット・メモリという）、７は
主記憶装置、８は外部大容量記憶装置、９はバス、１０
は入出力群、１１は通信制御プロセッサ、１２はカード
・リーダ、１３は磁気テープ装置、１４は磁気ディスク
装置、１５は構成制御テーブル、１６−１，１６−２，
・・，１６−ｎは夫々アンド回路、１７一１，１７−２
，・・，１７−ｎは夫々プロセッサ・エレメントであつ
て処理を実行するもの、１８−１，１８−２，・・，１
８−ｎは夫々マイクロプログラム制御ユニット（以下制
御ユニットという）、１９−１，１９−２，・・，１９
−ｎは夫々制御メモリを表わしている。

今スーパバイザ・プロセッサ２によつて、各プロセッサ
１−１ないし１−ｎに対して夫々ジョブが割当てられ、
かつ当該ジョブを実行するに適したマイクロプログラム
が夫々の制御メモリ１９−１ないし１９−ｎにローディ
ングされているものとする。

この状態のもとで各プロセッサ１−１ないし１−ｎは、
夫々データ・セット・メモリ６から処理に必要なデータ
を受取り、上記制御メモリの内容にもとずいて処理を実
行してゆく。この間必要に応じて各プロセッサ１−１な
いし１−ｎが主記憶装置７をアクセスし、また外部大容
量記憶装置８をアクセスすることは言うまでもない。ま
た各プロセッサ１−１ないし１−ｎは例えばデータ・セ
ット・メモリ６と主記憶装置７との間の交信を制御した
りするものと考えてよい。なお上記システム●スプール
●データ●セット●メモリ（データ・セット・メモリ）
６は、読込んだジョブ（ジョブ制御文、データ、または
、場合によつてはプログラム）を一旦格納しておくメモ
リである。一方、スーパバイザ・プロセッサ２は、各入
出力群とデータ・セット・メモリ６との間のデータ転送
や入力ジョブに関する管理を行なう。

またスーパバイザ●プロセッサ２は構成制御テーブル１
５をもち、各入出力群１０からの入力ジョブの要求に対
処して、該入力ジョブに関するデータをデータ・セット
・メモリ６に格納し、あわせて第２図に示す如き構成制
御テーブル１５の内容更新処理を行なう。なお、データ
・セット・メモリ６から各入出力群１０へのデータ転送
は、スーパバィザ・プロセッサ２が制御するものと考え
てよい。スタック・メモリ３には、互に種類を異にする
複数個のマイクロプログラム３−１，３−２，・・，３
−３，３−４，・・が格納されており、取出し回路部４
からの読出し指示にもとずいて所定のマイクロプログラ
ム例えばアイレ●プロセッシング用のマイクロプログラ
ム３−４が高速度で読出され得るようにされる。第２図
はスーパバイザ・プロセッサ２が管理する構成制御テー
ブルの一実施例を説明する説明図を示している。

該構成制御テーブル１５は、上記スタック・メモリ３に
格納されているマイクロプログラム３−１，３−２，・
・，３−３，３−４，・・・・に対応して夫々入力ジョ
ブ情報とプロセッサ情報とをもつている。そして、入力
ジョブ情報は例えば、（１）当該マイクロプログラムを
利用するジョブであつて入力要求のあつた入力ジョブ数
情報とそのジョブを識別するユーザ情報、（Ｉｉ）上記
入力要求のあつた入力ジョブのうち現に待状態となつて
いる待ジョブ情報をもつている。またプロセッサ情報は
例えば、（Ｉｉｉ）現に稼動中の稼動プロセッサ数情報
、（１ｖ）現に稼動中のプロセッサ番号とそのプロセッ
サがどのジョブを処理中であるかを指示するユーザ情報
とを含む稼動プロセッサ・実行ジョブ情報をもつている
。第３図は本発明によるマイクロプログラム入れ換え処
理を説明する説明図を示し、以下該第３図を参照しつつ
第１図図示実施例構成についての動作を説明する。

第３図図示の如く、プロセッサ（μＰ１）１一１ないし
プロセッサ（μＰｎ）１−ｎが現に或るジョブを実行し
ている間、スーパバイザ・プロセッサ２に受付けられた
入力ジョブにもとずいて、スーパバイザ・プロセッサ２
は、構成制御テーブル１５上において、上記情報（１）
と（Ｉｉ）とを更新すると共に、該入力ジョブに関する
データをデータ・セット・メモリ６に格納する。

この状態のもとで、第３図図示の如く例えばプロセッサ
（μＰ１）１−１においてジョブ実行が終了すると、プ
ロセッサ１はスーパバィザ・プロセッサ（ＳＶＰ）２に
対して終了通知を行なう。

該通知にもとずいて、スーパバイザ●プロセッサ２は構
成制御テーブル１５の内容中の情報（Ｉｊ），（Ｉｖ）
を更新し、情報（１），（Ｉｉ）にもとずいてスーパバ
イザ・プロセッサ２が次に実行すべきジョブを決定する
。即ち、例えば実行要求があつたものを含めた入力ジョ
ブ数情報（情報（１）に含まれる）に対して持ち状態に
ある入力ジョブ数（情報（Ｉｉ）に含まれる）の比をと
り、次のような制御が行なわれる。即ち、（１）スーパ
バイザ・プロセッサ２は、データ・ベース用マイクロプ
ログラム３−３を利用するジョブの１つを、構成制御テ
ーブル１５の情報（Ｉｉ）から抽出し、プロセッサ１−
１に対して次に割当てるジョブに関してマイクロプログ
ラムの入れ換えを必要とするか否かをチェックする。

（２）第３図図示の如、入れ換えを必要とする場合、ス
ーパバイザ・プロセッサ２は取出し回路４に対して、上
記次に割当てるジョブに関して必要とする例えばデータ
・ベース用マイクロプログラムを読出すべく指示する。
（３）これによつて、取出し回路４は、スタック・メモ
リ３をアクセスし、マイクロプログラム３一３を高速度
で読出す。

（４） 一方スーパバイザ・プロセッサ２はアンド回路
１６−１をオンする選択信号を発しており、上記処理（
３）によつて読出されたマイクロプログラム３−３はプ
ロセッサ１−１の制御メモリ１９−１内にローディング
される。

（５）次いでスーパバイザ・プロセッサ２はプロセッサ
１−１に対して新しいジョブ即ちデータ・ベース用マイ
クロプログラム３−３を利用する新しいジョブを割当て
る。

（６）プロセッサ１−１は、これによつて、データ・セ
ット・メモリ６から当該ジョブの処理に必要なデータを
受取り、以後当該ジョブを実行する。

（７）また第３図図示の如く、プロセッサ（μＰｎ）１
−ｎが或るジョブに関する処理を終了したとするとき、
プロセッサ１−ｎはこの旨をスーパバイザ●プロセッサ
（ＳＶＰ）２に通知する。

（８）スーパバイザ・プロセッサ２は、上記処理（１）
と同様の処理を行ない、マイクロプログラムの入れ換え
を必要とするか否かをチェックする。

（９）第３図図の如く、入れ換えを必要としない場合、
スーパバイザ●プロセッサ２は直ちにプロセッサ１−ｎ
に対して新しいジョブを割当てる。ＱＯプロセッサ１−
ｎは、これに応じてデータ●セット・メモリ６から当該
ジョブの処理に必要なデータを受取り、以後当該ジョブ
を実行する。

以上説明した如く、本発明によれば、入力ジョブの変化
に対応して各プロセッサの処理機能を変更せしめ、シス
テム全体を入力ジョブに対応するよう動的に変化させる
ようにしている。

このため、刻々と変化する入力ジョブを効率よく実行す
ることが可能となる。また上記処理をスーパバイザ・プ
ロセッサ２が構成制御テーブルを利用しつつ管理するた
め、入力ジョブの変化を一元的に把握し、効率よくシス
テム構成を変更できる。

【図面の簡単な説明】

第１図は本発明の一実施例構成を示し、第２図は本発明
にいうスーパバイザ・プロセッサが管理する構成制御テ
ーブルの一実施例説明図、第３図は本発明によるマイク
ロプログラム入れ換え処理を説明する説明図を示す。 図中１−１ないし１−ｎは夫々マイクロプログラム制御
プロセッサ、２はスーパバイザ●プロセッサ、３はマイ
クロプログラム・スタック・メモリ、３−１，３−２，
・・・は夫々マイクロプログラム、４はマイクロプログ
ラム取出し回路部、５はマイクロプログラム分配回路部
、６はシステム●スプール●データ●セット●メモリ、
７は主記憶装置、１０は入出力群、１５は構成制御テー
ブルを表わす。

Claims (1)

1. 【特許請求の範囲】 １ マイクロプログラムを格納する制御メモリを有する
   マイクロプログラム制御プロセッサを複数個そなえたマ
   ルチプロセッサ・システムにおいて、種別を異にする複
   数のマイクロプログラムを格納するマイクロプログラム
   ・スタック・メモリ、該マイクロプログラム・スタック
   ・メモリから上記マイクロプログラムを選択的に取出す
   マイクロプログラム取出し回路部、上記各マイクロプロ
   グラム制御プロセッサの夫々の制御メモリに対して上記
   選択的に取出されたマイクロプログラムを分配するマイ
   クロプログラム分配回路部、上記各マイクロプログラム
   制御プロセッサに対して割当てるジョブを一時格納する
   システム・スプール・データ・セット・メモリ、および
   該システム・スプール・データ・セット・メモリの内容
   にもとずいて上記各マイクロプログラム制御プロセッサ
   に対してジョブを割当てると共に上記マイクロプログラ
   ム取出し回路部と上記マイクロプログラム分配回路部と
   を制御して上記当該マイクロプログラム制御プロセッサ
   に対して当該ジョブに対応したマイクロプログラムをロ
   ーディングするスーパーバイザ・プロセッサを有し、該
   スーパバイザ・プロセッサは構成制御テーブルをそなえ
   てなり、該構成制御テーブルは、入力ジョブに関する情
   報として少なくとも入力ジョブ数情報と待ジョブ情報と
   をそなえると共に、プロセッサに関する情報として少な
   くとも稼動プロセッサ数情報と稼動プロセッサ・実行ジ
   ョブ情報とをもつていることを特徴とするマルチプロセ
   ッサ・システム。 ２ 上記スーパバイザ・プロセッサは、入力ジョブを受
   信して上記システム・スプール・データ・セット・メモ
   リに格納すると共に、上記構成制御テーブルの内容にも
   とずいて上記各マイクロプログラム制御プロセッサに対
   してジョブ割当てを実行することを特徴とする特許請求
   の範囲第１項記載のマルチプロセッサ・システム。