JPS61111531A - 半導体装置のマスク合わせ精度検出方法 - Google Patents
半導体装置のマスク合わせ精度検出方法Info
- Publication number
- JPS61111531A JPS61111531A JP59234271A JP23427184A JPS61111531A JP S61111531 A JPS61111531 A JP S61111531A JP 59234271 A JP59234271 A JP 59234271A JP 23427184 A JP23427184 A JP 23427184A JP S61111531 A JPS61111531 A JP S61111531A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- patterns
- alignment
- mask alignment
- alignment accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、半導体装置のマスク合せ精度検出方法に関
し、特にその精度向上を図ったものに関するものである
。
し、特にその精度向上を図ったものに関するものである
。
従来のこの種のマスク合わせ精度検出方法においては、
特にそのマスク合わせ精度を定量的に測ることのできる
パターンは無く、第２図に示すパターンを用い、間接的
にその精度を知るだけであフた。第２図（ａ）、 Ｃｂ
＞において、１は第１工程によりチップ上の空きエリア
に形成されるアライメントマーク（位置合わせ検出用マ
ーク）、２は第２工程により空きエリアに形成されるア
ライメントマークである。
特にそのマスク合わせ精度を定量的に測ることのできる
パターンは無く、第２図に示すパターンを用い、間接的
にその精度を知るだけであフた。第２図（ａ）、 Ｃｂ
＞において、１は第１工程によりチップ上の空きエリア
に形成されるアライメントマーク（位置合わせ検出用マ
ーク）、２は第２工程により空きエリアに形成されるア
ライメントマークである。
次に従来方法について説明する。先に述べたように、従
来のパターンは位置合わせ精度を定量的に測定すること
はなされておらず、第２図（ａ）に示すように、第１工
程のアライメントマーク１の中の丁度中央に第２工程の
アライメントマーク２が入るように、機械的２人為的に
マスク合わせが行なわれていた。また同様にして同図（
ｔｅｌに示すように、第２工程のアライメントマーク２
の直線の延長線上に合致するように第１工程のアライメ
ントマーク１を合わせるといった方法によってマスク合
わせが行なわれていた。
来のパターンは位置合わせ精度を定量的に測定すること
はなされておらず、第２図（ａ）に示すように、第１工
程のアライメントマーク１の中の丁度中央に第２工程の
アライメントマーク２が入るように、機械的２人為的に
マスク合わせが行なわれていた。また同様にして同図（
ｔｅｌに示すように、第２工程のアライメントマーク２
の直線の延長線上に合致するように第１工程のアライメ
ントマーク１を合わせるといった方法によってマスク合
わせが行なわれていた。
そして、このマスク合わせの精度を検出する方法として
はこれらの位置合わせによって作られるデバイスの特性
を測定し、その値から逆に位置合わせ精度を推定すると
いった方法が取られていた。
はこれらの位置合わせによって作られるデバイスの特性
を測定し、その値から逆に位置合わせ精度を推定すると
いった方法が取られていた。
ところが、この従来の方法では位置合わせのずれを大雑
把にしかとらえることができず、直接定量的に測定する
ことはできなかった。また、ずれの方向やパターンのエ
ツチングの際の切れ具合等の他の要素も十分管理するこ
とができなかった。
把にしかとらえることができず、直接定量的に測定する
ことはできなかった。また、ずれの方向やパターンのエ
ツチングの際の切れ具合等の他の要素も十分管理するこ
とができなかった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、各工程間でのマスクの微細なずれ
を定量的に直接測定できる半導体装置のマスク合わせ精
度検出方法を提供することを目的としている。
めになされたもので、各工程間でのマスクの微細なずれ
を定量的に直接測定できる半導体装置のマスク合わせ精
度検出方法を提供することを目的としている。
この発明に係る半導体装置のマスク合わせ精度検出方法
は、異なる２工程の各々において半導体チップの空きエ
リアに少なくとも１点で相互に接触する２種類の導体パ
ターンの各々を形成し、両パターン間の電気抵抗を測定
しこの電気抵抗の大きさからマスク合わせ精度を判定す
るようにしたものである。
は、異なる２工程の各々において半導体チップの空きエ
リアに少なくとも１点で相互に接触する２種類の導体パ
ターンの各々を形成し、両パターン間の電気抵抗を測定
しこの電気抵抗の大きさからマスク合わせ精度を判定す
るようにしたものである。
この発明においては、各工程において形成した２種類の
パターン間の電気抵抗値の測定により、両パターン間の
接触の度合が分かるから、各工程間でのマスク合わせ精
度を定量的に検出できる。
パターン間の電気抵抗値の測定により、両パターン間の
接触の度合が分かるから、各工程間でのマスク合わせ精
度を定量的に検出できる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による半導体装置のマスク合わせ
精度検出方法を示し、図において、１は第１工程により
チップ上の空きエリアに形成される正方形のアライメン
トマーク（導体パターン）、２８〜２ｄは第２工程によ
り空きエリアに形成される正方形のアライメントマーク
（導体パターン）、３は第１工程のアライメントマーク
１の測定用パッド、４ａ〜４ｄは第２工程のアライメン
トマーク２の測定用パッドである。
図は本発明の一実施例による半導体装置のマスク合わせ
精度検出方法を示し、図において、１は第１工程により
チップ上の空きエリアに形成される正方形のアライメン
トマーク（導体パターン）、２８〜２ｄは第２工程によ
り空きエリアに形成される正方形のアライメントマーク
（導体パターン）、３は第１工程のアライメントマーク
１の測定用パッド、４ａ〜４ｄは第２工程のアライメン
トマーク２の測定用パッドである。
次に第１図を用いて本実施例方法について説明する。第
１及び第２工程により所要パターンがチップ上に形成さ
れると、その空きエリアには第１図に示すように第１工
程において正方形のアライメントマーク１が形成され、
続いて第２工程において正方形のアライメントマーク２
ａ〜２ｄが形成され、これにより第１工程のアライメン
トマーク１の各頂点は第２工程のアライメントマーク２
ａ〜２ｄの一辺に接することとなる。そしてどちらかの
工程のマスクが上下、左右どちらかにずれた時はそのず
れが小さくても第１工程測定用バツド３と第２工程測定
用パツド４との間の抵抗値は大きく変化するので、その
抵抗値を電気的に測定することによりそのずれ具合が判
明し、これによってマスク合わせの管理が容易に可能と
なる。
１及び第２工程により所要パターンがチップ上に形成さ
れると、その空きエリアには第１図に示すように第１工
程において正方形のアライメントマーク１が形成され、
続いて第２工程において正方形のアライメントマーク２
ａ〜２ｄが形成され、これにより第１工程のアライメン
トマーク１の各頂点は第２工程のアライメントマーク２
ａ〜２ｄの一辺に接することとなる。そしてどちらかの
工程のマスクが上下、左右どちらかにずれた時はそのず
れが小さくても第１工程測定用バツド３と第２工程測定
用パツド４との間の抵抗値は大きく変化するので、その
抵抗値を電気的に測定することによりそのずれ具合が判
明し、これによってマスク合わせの管理が容易に可能と
なる。
例えば第１工程の測定用パッド３と第２工程の測定用パ
ッド４ｄとの電気抵抗が他に比べて小さく、かつ第１工
程の測定用パッド３と第２工程の測定用バッド４ｂとの
電気抵抗が他に比べて大きい場合は、第１工程のマスク
は第２工程のマスクに対し上方にずれていることがわか
る。またそのずれ具合は各測定用のバッド３．４の測定
値によって容易に算出可能である。
ッド４ｄとの電気抵抗が他に比べて小さく、かつ第１工
程の測定用パッド３と第２工程の測定用バッド４ｂとの
電気抵抗が他に比べて大きい場合は、第１工程のマスク
は第２工程のマスクに対し上方にずれていることがわか
る。またそのずれ具合は各測定用のバッド３．４の測定
値によって容易に算出可能である。
また本実施例では上記電気抵抗の測定値がチップによっ
て大きすぎたり、逆に小さすぎたりした場合は、各工程
の写真製版工程の露光時間が長すぎたり、逆に短かすぎ
たりしたことがわかり、しかもその度合を定量的に測定
することも可能である。
て大きすぎたり、逆に小さすぎたりした場合は、各工程
の写真製版工程の露光時間が長すぎたり、逆に短かすぎ
たりしたことがわかり、しかもその度合を定量的に測定
することも可能である。
このように本実施例によれば、異なる２工程の各々にお
いて相互に点接触する２種類の導体パターンの各々を形
成し、その電気抵抗を測定するようにしたので、容易に
作成可能なパターンによりマスク合わせ精度を定量的に
測定可能であり、アライメント（位置合わせ）精度の管
理が容易となる効果がある。
いて相互に点接触する２種類の導体パターンの各々を形
成し、その電気抵抗を測定するようにしたので、容易に
作成可能なパターンによりマスク合わせ精度を定量的に
測定可能であり、アライメント（位置合わせ）精度の管
理が容易となる効果がある。
なお上記実施例では、導体パターンを正方形のものとし
た場合について説明したが、これは少なくとも１点で接
触するものであれば他のいかなる形状であってもよく、
上記実施例と同様の効果を奏する。
た場合について説明したが、これは少なくとも１点で接
触するものであれば他のいかなる形状であってもよく、
上記実施例と同様の効果を奏する。
また上記実施例ではマスク位置合わせ精度の測定に加え
、露光条件についても測定できる場合を示したが、他の
条件を固定して複数のチップについてパターン間の抵抗
値を比較することにより、レジストの塗布条件、露光条
件、さらにはエツチング条件を測定検討することも可能
である。
、露光条件についても測定できる場合を示したが、他の
条件を固定して複数のチップについてパターン間の抵抗
値を比較することにより、レジストの塗布条件、露光条
件、さらにはエツチング条件を測定検討することも可能
である。
以上のようにこの発明に係る半導体装置のマスク合わせ
精度検出方法によれば、異なる２工程の各々において相
互に接触するパターンを形成し、その両者間の電気抵抗
を測定するようにしたので、マスク合わせ精度を定量的
にかつ容易に測定することができる効果がある。
精度検出方法によれば、異なる２工程の各々において相
互に接触するパターンを形成し、その両者間の電気抵抗
を測定するようにしたので、マスク合わせ精度を定量的
にかつ容易に測定することができる効果がある。
第１図は本発明の一実施例による半導体装置のマスク合
わせ精度検出方法を示す平面図、第２図は従来のマスク
合わせ方法を示す平面図である。 図において、ｌは第１工程のアライメントマーク（導体
パターン）、２は第２工程のアライメントマーク（導体
パターン）、３は第１工程測定用のパッド、４は第２工
程測定用のパッドである。 なお図中同一符号は同−又は相当部分を示す。
わせ精度検出方法を示す平面図、第２図は従来のマスク
合わせ方法を示す平面図である。 図において、ｌは第１工程のアライメントマーク（導体
パターン）、２は第２工程のアライメントマーク（導体
パターン）、３は第１工程測定用のパッド、４は第２工
程測定用のパッドである。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）異なる２工程のパターンのマスク合わせ精度を検
出するための方法であって、上記２工程の各々の工程に
おいて半導体チップ上の空きエリアに少なくとも１点で
相互に接触する２種類の導体パターンの各々を形成し、
該両パターンの接触の度合により変化する両パターン間
の電気抵抗を測定しその位置ずれの大きさを検出するこ
とを特徴とする半導体装置のマスク合わせ精度検出方法
。 - （２）上記２種類の導体パターンが、正方形のパターン
、及びその各頂点にそれぞれその一辺が接触する４つの
正方形パターンであることを特徴とする特許請求の範囲
第１項記載の半導体装置のマスク合わせ精度検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234271A JPS61111531A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置のマスク合わせ精度検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234271A JPS61111531A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置のマスク合わせ精度検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111531A true JPS61111531A (ja) | 1986-05-29 |
Family
ID=16968349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59234271A Pending JPS61111531A (ja) | 1984-11-06 | 1984-11-06 | 半導体装置のマスク合わせ精度検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537411B1 (en) | 1999-06-29 | 2003-03-25 | The National University Of Singapore | Method for low temperature lamination of metals to polyimides |
| CN110058486A (zh) * | 2019-03-26 | 2019-07-26 | 云谷（固安）科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
-
1984
- 1984-11-06 JP JP59234271A patent/JPS61111531A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537411B1 (en) | 1999-06-29 | 2003-03-25 | The National University Of Singapore | Method for low temperature lamination of metals to polyimides |
| CN110058486A (zh) * | 2019-03-26 | 2019-07-26 | 云谷（固安）科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
| CN110058486B (zh) * | 2019-03-26 | 2022-06-28 | 云谷（固安）科技有限公司 | 掩膜板组件及掩膜板组件拼接精度的检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000006182A (ko) | 물결무늬패턴을사용한오버레이측정법 | |
| EP0061536A1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| JPH0444307A (ja) | 半導体装置の製造方法 | |
| US4571538A (en) | Mask alignment measurement structure for semiconductor fabrication | |
| US4437760A (en) | Reusable electrical overlay measurement circuit and process | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| US6544859B2 (en) | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing | |
| JPS61111531A (ja) | 半導体装置のマスク合わせ精度検出方法 | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JPH04199651A (ja) | 半導体装置およびその製造方法 | |
| KR100199349B1 (ko) | 패턴간 정렬 오차 보상용 마스크들 및 이들 마스크를 이용한 패 턴간 정렬 오차 보상방법 | |
| JPS622458B2 (ja) | ||
| JP2824318B2 (ja) | 重ね合わせ精度及び寸法精度の評価方法 | |
| KR100271631B1 (ko) | 반도체웨이퍼제조용얼라인키형성구조 | |
| JP2587614B2 (ja) | 半導体装置 | |
| KR0179148B1 (ko) | 정렬도 측정용 오버레이 패턴구조 | |
| KR100262015B1 (ko) | 테스트 패턴 | |
| JP2839469B2 (ja) | マスク合わせずれ測定用パターン及びその測定方法 | |
| KR100226469B1 (ko) | 미스얼라인 판독형 저항성버어니어 | |
| JPH025445A (ja) | パータン目合わせずれ測定方法 | |
| KR20000045238A (ko) | 반도체 소자 제조 공정에서의 오버레이 측정 장치 및 방법 | |
| JPH0623014Y2 (ja) | 混成集積回路用基板 | |
| JPH0436109Y2 (ja) | ||
| JPH04329652A (ja) | 半導体装置 | |
| JPS6132424A (ja) | 半導体装置 |