JPS61127150A - 半導体パツケ−ジの封止構造 - Google Patents
半導体パツケ−ジの封止構造Info
- Publication number
- JPS61127150A JPS61127150A JP59247944A JP24794484A JPS61127150A JP S61127150 A JPS61127150 A JP S61127150A JP 59247944 A JP59247944 A JP 59247944A JP 24794484 A JP24794484 A JP 24794484A JP S61127150 A JPS61127150 A JP S61127150A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- cap
- connection layer
- substrate
- junction layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は内部に搭載した半導体素子をはんだ材を使用し
て気密封止する半導体パッケージの封止構造に関するも
のである。
て気密封止する半導体パッケージの封止構造に関するも
のである。
従来、半田あるいは金スズ共晶半田を使用して気密封止
するものとしては、たとえば第５図に示す如くパッケー
ジ基板２の中央凹部２ａに半導体素子３を取付けたのち
、上記パッケージ基板２の両側突起部２ｂの上面に接続
層４′を形成し、この接続層４′上にはんだ５を載置し
、さらに上面に上記接続層４′と同一大きさの接続層４
を形成したキャップ１を載置し、ついで加熱により上記
はんだ５を溶融して上記パッケージ基板２と、キャップ
１とを封止するものが実施されている。然るに上記の構
成においては、上記はんだ５の溶融時に上記キャップ１
がソリを発生し、これにより上記突起部２ｂの上面と、
キャップ１とのギャップが不均一になって封止に必要な
はんだ５の量が変化して余剰となるはんだが表面張力と
、半導体素子３を取付けた凹部２ａに落下する力との釣
り合いを保持できなくなると、封止時にはんだ５から発
生するはんだくずが上記凹部２ａに落下して半導体素子
３を短絡することになる。また、従来実公昭５８−２４
４４６号公報に記載されているように、パッケージ基体
と、キャップとの間に介挿された接続層が上記パッケー
ジ基体と、キャップとによって形成される気密空間部に
露出しないように上記接続層と１、上記気密空間部との
間に接続層とは異なる金属を設け、これによって封止体
の冷却時の減圧によってはんだくずが凹部内に飛び込む
のを防止するようにしたものが考案されている。然るに
上記の考案においては、上記キャップのソリによりキャ
ップと、パッケージ基体とのギャップの変化による接続
層の飛散防止については、何等配慮されていない、すな
わち、キャップにソリが発生した場合、キャップと、パ
ッケージ基体の上面との間に隙間が発生するので、この
隙間をはんだくずが通って凹部内に落下して半導体素子
を短絡する恐れがあるからである。さらに従来特開昭５
８−１５５７４３公報に記載されているように、キャッ
プの中央部を凸状に形成し、その周囲に鍔を設け、これ
によって接続層加熱時にはんだくずが表面張力によって
キャップの中央部に行くのを防止し、鍔部分に集められ
るようにしたものが発明されている。然るに上記発明の
ようにセラミックにて形成されたキャップを上記の如く
加工することは実際問題として容易に行なうことができ
ない開運がある。
するものとしては、たとえば第５図に示す如くパッケー
ジ基板２の中央凹部２ａに半導体素子３を取付けたのち
、上記パッケージ基板２の両側突起部２ｂの上面に接続
層４′を形成し、この接続層４′上にはんだ５を載置し
、さらに上面に上記接続層４′と同一大きさの接続層４
を形成したキャップ１を載置し、ついで加熱により上記
はんだ５を溶融して上記パッケージ基板２と、キャップ
１とを封止するものが実施されている。然るに上記の構
成においては、上記はんだ５の溶融時に上記キャップ１
がソリを発生し、これにより上記突起部２ｂの上面と、
キャップ１とのギャップが不均一になって封止に必要な
はんだ５の量が変化して余剰となるはんだが表面張力と
、半導体素子３を取付けた凹部２ａに落下する力との釣
り合いを保持できなくなると、封止時にはんだ５から発
生するはんだくずが上記凹部２ａに落下して半導体素子
３を短絡することになる。また、従来実公昭５８−２４
４４６号公報に記載されているように、パッケージ基体
と、キャップとの間に介挿された接続層が上記パッケー
ジ基体と、キャップとによって形成される気密空間部に
露出しないように上記接続層と１、上記気密空間部との
間に接続層とは異なる金属を設け、これによって封止体
の冷却時の減圧によってはんだくずが凹部内に飛び込む
のを防止するようにしたものが考案されている。然るに
上記の考案においては、上記キャップのソリによりキャ
ップと、パッケージ基体とのギャップの変化による接続
層の飛散防止については、何等配慮されていない、すな
わち、キャップにソリが発生した場合、キャップと、パ
ッケージ基体の上面との間に隙間が発生するので、この
隙間をはんだくずが通って凹部内に落下して半導体素子
を短絡する恐れがあるからである。さらに従来特開昭５
８−１５５７４３公報に記載されているように、キャッ
プの中央部を凸状に形成し、その周囲に鍔を設け、これ
によって接続層加熱時にはんだくずが表面張力によって
キャップの中央部に行くのを防止し、鍔部分に集められ
るようにしたものが発明されている。然るに上記発明の
ようにセラミックにて形成されたキャップを上記の如く
加工することは実際問題として容易に行なうことができ
ない開運がある。
本発明は上記に述べた従来の問題点を解決し。
簡単な構成にて、はんだのくずがパッケージ基板に取付
けられた半導体素子に付着して短絡するのを防止し、か
つ気密封止作業の歩留りの向上を可能とする半導体パッ
ケージの封止構造を提供することにある。
けられた半導体素子に付着して短絡するのを防止し、か
つ気密封止作業の歩留りの向上を可能とする半導体パッ
ケージの封止構造を提供することにある。
本発明は上記の目的を達成するため、基板上の接続層を
、キャップ側の接続層の位置より内方。
、キャップ側の接続層の位置より内方。
好ましくはキャップの内側面よりも内方に位置する如く
配置し、キャップのソリによりキャップと、基板とのギ
ャップが変化したため、はんだくずが内方に飛散するの
を基板上の接続層に吸着させてはんｋくずの飛散を防止
するようにしたことを特徴とするものである。
配置し、キャップのソリによりキャップと、基板とのギ
ャップが変化したため、はんだくずが内方に飛散するの
を基板上の接続層に吸着させてはんｋくずの飛散を防止
するようにしたことを特徴とするものである。
以下本発明の実施例を示す図面について説明する。第１
図は本発明の一実施例を示す半導体パッケージの封止構
造を示す断面図、第２図はその封止部を示す拡大断面図
である。同図において６はキャップにして、アルミナ等
のセラミックにて断面が口形状に形成され、その先端面
に接続’ｆ３７ ａを固定している。、８は基板にして
、上記キ′ヤップ６と同一材にて形成され、中央部には
図示していないが半導体素子を搭載し、その周囲には上
記接続層７ａに対して内方に位置し、かつ上記キャップ
６の内周面６ａよりも内方に位置する如く対向する接続
層７ｂを固定している。９は錫鉛合金からなるはんだで
ある。なお、上記面接続Ｊｉ７ａ。
図は本発明の一実施例を示す半導体パッケージの封止構
造を示す断面図、第２図はその封止部を示す拡大断面図
である。同図において６はキャップにして、アルミナ等
のセラミックにて断面が口形状に形成され、その先端面
に接続’ｆ３７ ａを固定している。、８は基板にして
、上記キ′ヤップ６と同一材にて形成され、中央部には
図示していないが半導体素子を搭載し、その周囲には上
記接続層７ａに対して内方に位置し、かつ上記キャップ
６の内周面６ａよりも内方に位置する如く対向する接続
層７ｂを固定している。９は錫鉛合金からなるはんだで
ある。なお、上記面接続Ｊｉ７ａ。
７ｂのはんだ９の対向面には、タングステン等のメタラ
イズ処理を行なったのち、ニッケル、金メッキ等を施し
て、はんだ９がぬれ易いように形成されている。上記の
構成であるから、はんだ９が溶融してそのはんだくずが
内方に飛散しようとしたとき、そのはんだくずを基板８
側の接続層７ｂが吸着してこれ以上はんだくずが内方に
飛散するのを防止することができ、かつはんだ９が溶融
時の加熱から冷却するさいの温度変化によって発生する
細かい小球状の固形物が表面張力によりキャップ６の内
側面６ａにそうで中央部に飛散するのを防止することが
できる。またはんだ９を溶融するさいの加熱によりキャ
ップ６にソリが発生してキャップ６と、基板８とのギャ
ップが変化したため、キャップ６と、基板８との間のは
んだ９のくずが内方に飛散しようとしても上記に述べた
と同一作動により、はんだくずが基板８側の接続層７ｂ
より内方に飛散するのを防止することができる。さらに
基板８側の接続層７ｂの内端部上の、キャップ６より内
方に張り出したはんだ９の高さがキャップ６側の接続層
７ａの下面よりも高い位置にあるので、はんだ９の重力
により該はんだ９に穴あけ等の現象が発生するのを防止
することができる。
イズ処理を行なったのち、ニッケル、金メッキ等を施し
て、はんだ９がぬれ易いように形成されている。上記の
構成であるから、はんだ９が溶融してそのはんだくずが
内方に飛散しようとしたとき、そのはんだくずを基板８
側の接続層７ｂが吸着してこれ以上はんだくずが内方に
飛散するのを防止することができ、かつはんだ９が溶融
時の加熱から冷却するさいの温度変化によって発生する
細かい小球状の固形物が表面張力によりキャップ６の内
側面６ａにそうで中央部に飛散するのを防止することが
できる。またはんだ９を溶融するさいの加熱によりキャ
ップ６にソリが発生してキャップ６と、基板８とのギャ
ップが変化したため、キャップ６と、基板８との間のは
んだ９のくずが内方に飛散しようとしても上記に述べた
と同一作動により、はんだくずが基板８側の接続層７ｂ
より内方に飛散するのを防止することができる。さらに
基板８側の接続層７ｂの内端部上の、キャップ６より内
方に張り出したはんだ９の高さがキャップ６側の接続層
７ａの下面よりも高い位置にあるので、はんだ９の重力
により該はんだ９に穴あけ等の現象が発生するのを防止
することができる。
つぎに第３図は本発明の他の一実施例を示す半導体パッ
ケージの封止構造を示す断面図である。
ケージの封止構造を示す断面図である。
同図においては、キャップ６側の接続層７ａに固定され
、下端部がはんだ９内を上下方向に貫通して基板８側の
接続層７ｂの上面に接触するスペーサ１０を設けたもの
で、上記以外は第１図と同一である。上記の構成である
から、キャップ６がスペーサ１０を介して基板８上に接
続層７ｂ上に支持され、キャップ６上に重り（図示せず
）を搭載しているので、上記スペーサ１０の外方位置の
はんだ９が溶融してもそのはんだくずがスペーサ１０を
通過して内方に飛散するのを防止することができる。
、下端部がはんだ９内を上下方向に貫通して基板８側の
接続層７ｂの上面に接触するスペーサ１０を設けたもの
で、上記以外は第１図と同一である。上記の構成である
から、キャップ６がスペーサ１０を介して基板８上に接
続層７ｂ上に支持され、キャップ６上に重り（図示せず
）を搭載しているので、上記スペーサ１０の外方位置の
はんだ９が溶融してもそのはんだくずがスペーサ１０を
通過して内方に飛散するのを防止することができる。
またキャップ６のソリによってキャップ６と、基板８と
のギャップが変化したため、スペーサ１０の外方位置の
はんだ９のくずがスペーサ１０の下端部を通って内方に
飛散したとしても、基板８上のスペーサ１０の内方位置
の接続層７ｂ上に吸着してそれ以上内方に飛散するのを
防止することができる。
のギャップが変化したため、スペーサ１０の外方位置の
はんだ９のくずがスペーサ１０の下端部を通って内方に
飛散したとしても、基板８上のスペーサ１０の内方位置
の接続層７ｂ上に吸着してそれ以上内方に飛散するのを
防止することができる。
つぎに第４図は本発明のさらに他の一実施例を示す半導
体パッケージの封止構造を示す断面図である。同図にお
いては、基板８側の接続ＪＷ１２ｂをその外側がキャッ
プ１１側の接続層１２ａの外側と一致し、その内側が上
記接続層１２ａの内側よりも内方になる如く形成し、か
つ上記基板８上に固定され、接続層１２ｂを上下方向に
貫通してはんだ１３の内側端部に接触するダム１３を設
けたものである。
体パッケージの封止構造を示す断面図である。同図にお
いては、基板８側の接続ＪＷ１２ｂをその外側がキャッ
プ１１側の接続層１２ａの外側と一致し、その内側が上
記接続層１２ａの内側よりも内方になる如く形成し、か
つ上記基板８上に固定され、接続層１２ｂを上下方向に
貫通してはんだ１３の内側端部に接触するダム１３を設
けたものである。
上記の構成であるから、はんだ１３が溶融して内方に流
れようとすると、先ずダム１３により堰止められる。ま
た一部上記ダム１３より溢出したはんだくずは基板８上
のダム１３の内方に取付けられた接続層１２ｂ（捨て接
続層または捨てパターンという）に吸着され、これ以上
内方に飛散するのを防止することができる。またはんだ
Ｉ３が２個の接続層１２ａ。
れようとすると、先ずダム１３により堰止められる。ま
た一部上記ダム１３より溢出したはんだくずは基板８上
のダム１３の内方に取付けられた接続層１２ｂ（捨て接
続層または捨てパターンという）に吸着され、これ以上
内方に飛散するのを防止することができる。またはんだ
Ｉ３が２個の接続層１２ａ。
１２ｂ間を内方に円滑に流れるのを助長することができ
る。従って、たとえはんだ１３の加熱によってキャップ
１１にソリが発生し、これによりキャップ１１と、基板
８にのギャップからはんだくずが内方に飛散しようとし
ても、上記ダム１３および内方の接続層１２ｂによって
これを防止することができる。
る。従って、たとえはんだ１３の加熱によってキャップ
１１にソリが発生し、これによりキャップ１１と、基板
８にのギャップからはんだくずが内方に飛散しようとし
ても、上記ダム１３および内方の接続層１２ｂによって
これを防止することができる。
本発明は以上述べたる如くであるから、簡単な構成にて
はんだが接続金属より内方に飛散して半導体素子に付着
し、これによって半導体素子が短絡するのを防止するこ
とができ、かつ封止作業の歩留りを向上することができ
る。
はんだが接続金属より内方に飛散して半導体素子に付着
し、これによって半導体素子が短絡するのを防止するこ
とができ、かつ封止作業の歩留りを向上することができ
る。
第１図は本発明の一実施例を示す半導体パッケージの封
止構造を示す断面図、第２図はその封止部を示す拡大断
面図、第３図は本発明の他の一実施例を示す半導体パッ
ケージの封止構造を示す断面図、第４図は本発明のさら
に他の一実施例を示す半導体パッケージの封止構造を示
す断面図、第５図は従来の半導体パッケージの封止構造
を示す断面図である。 １．１１・・・キャップ、２，８・・・基板、３・・・
半導体素子、 ４．７ａ、 １２ａ、 ４’、 ７ｂ、
１２ｂ−接続金属、５．９．１３・・はんだ、１０・
・スペーサ、１４・・ダム。
止構造を示す断面図、第２図はその封止部を示す拡大断
面図、第３図は本発明の他の一実施例を示す半導体パッ
ケージの封止構造を示す断面図、第４図は本発明のさら
に他の一実施例を示す半導体パッケージの封止構造を示
す断面図、第５図は従来の半導体パッケージの封止構造
を示す断面図である。 １．１１・・・キャップ、２，８・・・基板、３・・・
半導体素子、 ４．７ａ、 １２ａ、 ４’、 ７ｂ、
１２ｂ−接続金属、５．９．１３・・はんだ、１０・
・スペーサ、１４・・ダム。
Claims (1)
- 【特許請求の範囲】 １、半導体素子を搭載するパッケージ基板と、このパッ
ケージ基板上の上記半導体素子の周囲に接続層およびは
んだを介して実装された気密封止用キャップとよりなる
半導体パッケージの封止構造において、上記パッケージ
基板上の接続層を、上記気密封止用キャップ側の接続層
に対して内方に位置する如く設け、封止体冷却時の減圧
により発生するはんだの飛散を防止するように構成した
ことを特徴とする半導体パッケージの封止構造。 ２、前記パッケージ基板上に前記気密封止用キャップ側
の接続層に対向する如く配置された接続層と、この接続
層の内側に該接続層より上方に突出するダムと、このダ
ムの内側に配置された接続層とを設けたことを特徴とす
る前記特許請求の範囲第１項記載の半導体パッケージの
封止構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247944A JPS61127150A (ja) | 1984-11-26 | 1984-11-26 | 半導体パツケ−ジの封止構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247944A JPS61127150A (ja) | 1984-11-26 | 1984-11-26 | 半導体パツケ−ジの封止構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61127150A true JPS61127150A (ja) | 1986-06-14 |
| JPH0460348B2 JPH0460348B2 (ja) | 1992-09-25 |
Family
ID=17170868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59247944A Granted JPS61127150A (ja) | 1984-11-26 | 1984-11-26 | 半導体パツケ−ジの封止構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127150A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0649700A (ja) * | 1992-07-31 | 1994-02-22 | Sumitomo Metal Ind Ltd | 帯鋼連続酸洗装置 |
| JP2006135264A (ja) * | 2004-11-09 | 2006-05-25 | Murata Mfg Co Ltd | 電子部品の製造方法及びそれを用いた電子部品 |
| JP2013502065A (ja) * | 2009-08-13 | 2013-01-17 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | ２つの構成要素からなる気密性の組立体およびそうした組立体を製造するための方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101602278B1 (ko) * | 2015-09-11 | 2016-03-10 | 주식회사 피플앤코 | 자력퍼프 및 자력퍼프 손잡이 돌출형 화장품 콤팩트 |
-
1984
- 1984-11-26 JP JP59247944A patent/JPS61127150A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0649700A (ja) * | 1992-07-31 | 1994-02-22 | Sumitomo Metal Ind Ltd | 帯鋼連続酸洗装置 |
| JP2006135264A (ja) * | 2004-11-09 | 2006-05-25 | Murata Mfg Co Ltd | 電子部品の製造方法及びそれを用いた電子部品 |
| JP2013502065A (ja) * | 2009-08-13 | 2013-01-17 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | ２つの構成要素からなる気密性の組立体およびそうした組立体を製造するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0460348B2 (ja) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002172A (en) | Substrate structure and method for improving attachment reliability of semiconductor chips and modules | |
| US20070145553A1 (en) | Flip-chip mounting substrate and flip-chip mounting method | |
| US8810016B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| WO2008055105A2 (en) | Non-pull back pad package with an additional solder standoff | |
| KR100381111B1 (ko) | Ｂｇａ패키지를 이용한 반도체장치 및 그 제조방법 | |
| JPH10135276A (ja) | エリアアレイ半導体装置、プリント基板及びスクリーンマスク | |
| JPS61127150A (ja) | 半導体パツケ−ジの封止構造 | |
| JPH09153519A (ja) | 半導体の実装構造 | |
| JPH0347693A (ja) | ソルダーペースト | |
| US20040038452A1 (en) | Connection between semiconductor unit and device carrier | |
| US5372296A (en) | Graphite lid seal fixture | |
| JPS5917271A (ja) | セラミツクパツケ−ジ半導体装置 | |
| JP3449268B2 (ja) | 半導体圧力センサ | |
| JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
| JPH025534A (ja) | ペースト塗布用ノズル及びペースト塗布方法 | |
| JP2008517475A (ja) | 電気接点を有する基板及びその製造方法 | |
| JP2002164473A (ja) | 半導体装置及びその製造方法 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| TWI405312B (zh) | 半導體封裝構造、半導體封裝構造用載板及其製造方法 | |
| JP2005333034A (ja) | 半導体装置、その製造方法および実装方法 | |
| KR100481424B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
| JPH08213503A (ja) | セラミック製パッケージ及び該パッケージの封着方法 | |
| JPS62108546A (ja) | 半導体パツケ−ジの封止構造 | |
| KR100378092B1 (ko) | 플립 칩 본딩 방법 | |
| JP2551373B2 (ja) | テープキャリアおよびこれを用いた半導体装置の製造方法 |