JPS61132636U - - Google Patents
Info
- Publication number
- JPS61132636U JPS61132636U JP1522185U JP1522185U JPS61132636U JP S61132636 U JPS61132636 U JP S61132636U JP 1522185 U JP1522185 U JP 1522185U JP 1522185 U JP1522185 U JP 1522185U JP S61132636 U JPS61132636 U JP S61132636U
- Authority
- JP
- Japan
- Prior art keywords
- pull
- input
- output terminal
- dip switch
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Switch Cases, Indication, And Locking (AREA)
Description
第１図は、本考案のＤＩＰスイツチの一実施例
を示す構成図。第２図は、一実施例を示すための
ロジツク回路図。第３図は、本考案のＤＩＰスイ
ツチ斜視図である。 １〜６，８〜１３，１７，２１，２２……入出
力端子、７……グランド（接地）端子、１４……
電源端子、１５……プルダウン抵抗（厚膜抵抗な
ど）、１６……プルアツプ抵抗（厚膜抵抗など）
、１８……ＴＴＬ ＬＳ０４（インバータ）、１
９……ＴＴＬ ＬＳ１０（３入力ナンド）、２０
……ＴＴＬ ＬＳ３２（オア）。
を示す構成図。第２図は、一実施例を示すための
ロジツク回路図。第３図は、本考案のＤＩＰスイ
ツチ斜視図である。 １〜６，８〜１３，１７，２１，２２……入出
力端子、７……グランド（接地）端子、１４……
電源端子、１５……プルダウン抵抗（厚膜抵抗な
ど）、１６……プルアツプ抵抗（厚膜抵抗など）
、１８……ＴＴＬ ＬＳ０４（インバータ）、１
９……ＴＴＬ ＬＳ１０（３入力ナンド）、２０
……ＴＴＬ ＬＳ３２（オア）。
Claims (1)
- 各入出力端子にプルアツプ、プルダウン抵抗を
備えた、２回路１接点のスイツチを持つことを特
徴とするＤＩＰスイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1522185U JPS61132636U (ja) | 1985-02-05 | 1985-02-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1522185U JPS61132636U (ja) | 1985-02-05 | 1985-02-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61132636U true JPS61132636U (ja) | 1986-08-19 |
Family
ID=30500869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1522185U Pending JPS61132636U (ja) | 1985-02-05 | 1985-02-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61132636U (ja) |
-
1985
- 1985-02-05 JP JP1522185U patent/JPS61132636U/ja active Pending