JPS6114478B2

JPS6114478B2 -

Info

Publication number: JPS6114478B2
Application number: JP54064168A
Authority: JP
Inventors: Masanori Fujita
Original assignee: Seikosha KK
Current assignee: Seikosha KK
Priority date: 1979-05-23
Filing date: 1979-05-23
Publication date: 1986-04-18
Also published as: JPS55155285A

Description

【発明の詳細な説明】本発明は電子時計に関するものである。

液晶表示装置およびエレクトロクロミツク表示
装置などは、その表示内容を速い周期で変更させ
ようとすると、それに追従することができず、表
示不能ないしは無意味な表示となる。それがた
め、液晶表示装置を具備したデジタル電子時計に
おいて、調時速度を速めて計時カウンタの出力を
変化させると、液晶表示装置がそれに追従でき
ず、正常な表示が不能になり、故障ではないかと
いう疑念を調時者に抱かせる虞れがある。また、
エレクトロクロミツク表示の場合は、単に追従し
えないのみならず、酸化反応と還元反応の速度が
異なるための反応の途中で表示内容が変化する
と、その寿命を短縮するという欠点がある。

本発明は表示すべき情報の変化が表示装置の表
示応答範囲を越えても、一定時間ごとの情報内容
については確実に表示するようにした電子時計を
提供するものである。

以下本発明の一実施例を図面に基づいて説明す
る。第１図において、１は水晶発振器、２は分周
器であり、３，４はそれぞれ秒の桁を計時する10
進カウンタおよび６進カウンタである。５，６は
それぞれ分の桁を計時する10進カウンタおよび６
進カウンタであり、７，８はそれぞれ時の桁を計
時する10進カウンタおよび６進カウンタであり、
各カウンタは２進化10進コードの出力を生じるも
のとする。９は12進カウンタ、１０はタイミング
パルス発生回路であり、分周器２から、例えば
128Hzの出力パルスを受けて端子P₁〜P₃に順次タ
イミングパルスを生じる。１１〜１６はアンド機
能を有するゲート回路であり、端子P₁〜P₃に順次
発生するパルスによつて制御される。１７，１８
はオア機能を有するゲート回路である。１９，２
０はそれぞれゲート回路１７，１８の出力コード
を変換するデコーダである。２１は出力順位切換
回路であり、ゲート回路１８の一出力状態に応じ
てデコーダ１９の出力順位が切り換えられる。２
２は後に詳述するが、セグメント電極に印加する
ための電位を選択するセグメント電位設定回路、
２３は共通電極に印加すべき電位を選択する共通
電位設定回路である。２４はフリツプフロツプ回
路、２５は電位設定回路であり、端子S₀，S₁，
C₀，C₁に電位Ｏ，V₀，２V₀および３V₀の所定の
電位を周期的に発生する。２６，２７はラツチ回
路であり、カウンタ５，６の各出力を分周器２の
端子ｑから出力される表示部が応答しうる周波
数、例えば４Hz、で読み込む。２８はインバー
タ、２９は調時パルス発生装置であり、手動回転
操作にしたがつてパルスを発生する（例、特開昭
53−98883）。３０は調時ロツクスイツチ、３１，
３２はゲート回路である。

第２図および第３図は指針を表示する液晶表示
装置の電極パターンを示したものである。

第２図において、３３は電極数６０のセグメン
ト電極の配設状態を示し、電極数１０のセグメン
ト電極３３ａ………３３ａは同図示のようにセグ
メント電位設定回路２２の端子e₁〜e₁₀に接続し
てある。その他のセグメント電極は以下の接続関
係を有している。なお、以下に指称するセグメン
ト電極の順番は、端子e₁に接続したセグメント電
極３３ａを第１番目として時計方向に数えるもの
とする。第10番目のセグメント電極３３ａは第11
番目のセグメント電極３３ａと、第９番目は12番
目と………第１番目は20番目と、さらに第20番目
は21番目と、第19番目は22番目と………第11番目
は30番目と共通に接続してある。

以下上記と同様な関係をもつて第60番目までの
セグメント電極を接続してある。

第３図は共通電極のパターン３４であり、外側
と内側に、６分割した共通電極３４ｂ，３４ａを
構成してある。

なお、共通電極３４ａ，３４ｂの各分割溝３４
ｃ………３４ｃは、時計方向に第10番目と11番目
のセグメント電極間、第20番目と第21番目のセグ
メント電極間、第30番目と第31番目のセグメント
電極間、第40番目と第41番目のセグメント電極
間、第50番目と第51番目のセグメント電極間およ
び第60番目と第１番目のセグメント電極間に位置
しうるように構成してある。

なお、液晶表示装置は、セグメント電極と共通
電極間に液晶を介在して構成される表示部の集合
体によつて構成されるが、その構成は当業者が容
易に実施できるものであり、また本発明はかかる
構成自体に特徴を有するものではないから省略す
る。

第４図は出力順位切換回路２１およびセグメン
ト電位設定回路２２の詳細回路図であり、３５〜
４９のゲート回路、５０〜５９は半導体からなる
スイツチング回路、６０〜６４はインバータであ
る。

第５図は電位設定回路２５の詳細回路図であ
り、６５〜７２は上記と同様なスイツチング回
路、７３はインバータである。

第６図は共通電位設定回路２３の詳細回路図で
あり、７４〜７９はゲート回路、８０〜８９は上
記と同様なスイツチング回路、９０〜９４はイン
バータである。

以上の構成において、セグメント電極および共
通電極に印加されるべき電位の状態について説明
する。電位はＯ，V₀O，２V₀および３V₀とし、
本実施例における液晶表示装置は説明上電圧｜
V₀｜以下で非点灯、電圧３｜VO｜以上で点灯さ
れるものとする。第５図において、端子l₁，l₄に
０、端子l₂，l₇にV₁、端子l₃，l₆に２V₀、端子l₀，
l₅に３V₀の電位を印加してある。

第１図示のタイミングパルス発生回路１０の端
子P₁に周期的に“１”が生じると、フリツプフロ
ツプ回路２４の出力Ｑに“１”、“０”が交互に発
生する。これにより、第５図示の端子S₀に電位０
および３V₀、端子S₁に電位V₀およひ２、V₀、端
子C₀電位０および３V₀、端子C₁に電位２V₀およ
びV₀が交互に生じる。この関係をまとめたの
が、第７図である。同図表において、各端子S₀，
S₁およびC₀，C₁に対応して示される。Vs，Vcは
左から順に端子P₁にパルスが発生されるごとに各
端子S₀，S₁およびC₀，C₁に生じる電位を示して
いる。

図表の残余には、各端子S₀，S₁と端子C₀，C₁
に同時に生じる電位の差、すなわち電圧Vs−ｃ
を示している。同図より明らかな通り、端子S₀と
C₀とに電位が印加されたときそれに対応する表
示部が点灯される。

一例として、第１図示のカウンタ３〜８が10時
５分０秒を計時した場合の指針表示について説明
する。この計時状態において、カウンタ３は
「０」、カウンタ４は「０」、カウンタ５は「５」、
カウンタ６は「０」、カウンタ７は「０」、カウン
タ８は「５」、カウンタ９は「５」を計数してい
る。そこで第１図示のタイミングパルス発生回路
１０の端子P₁に周期的にパルスが発生するのに伴
つて、秒の桁のゲート回路１１，１４が開かれ、
カウンタ３の秒のデータがゲート回路１７に、カ
ウンタ４の秒のデータがゲート回路１８に入力さ
れる。したがつて、ゲート回路１７の２^０〜２^３
の端子に“０”を生じ、ゲート回路１８の２^０〜
２^２の端子に“０”を生じる。

したがつて、端子に“１”、端子ｈに“０”、
デコーダ１９の端子x₀に“１”を生じる。そこ
で、第４図を参照すると、ゲート回路３５，４５
の出力が“１”になるため、端子S₀に生じる電位
が端子e₁に発生する。他の端子e₂〜e₁₀については
スイツチング回路５１………５３，５５………５
７，５９がオンになるため、端子S₁に生じる電位
が発生する。

つぎにデコーダ２０についてみると端子g₀に
“１”を生じるため、第６図示の端子k₁に端子C₀
に生じる電位が発生する。またタイミングパルス
発生回路１０の端子P₃は“０”であるから端子P₃
は“１”、したがつてゲート回路７４〜７９が開
かれている。そのため、スイツチング回路８０が
オンになり、端子C₀に生じている電位が端子g₁
に発生する。その他の端子k₂〜k₆，g₂〜g₆には端
子C₁に生じている電位が発生する。

以上の結果、第７図示の電位、電圧図表より明
らかな通り、第２図示のセグメント電極Ｓに対応
する表示部、すなわち秒の指針表示部、が点灯さ
れる。

次に、タイミングパルス発生回路１０の端子P₂
に周期的にパルスが発生したときは、ゲート回路
１２，１５が開かれ、ラツチ回路２６，２７に記
憶されているカウンタ５，６の出力データ「５」
「０」が当該ゲート回路を通過する。

したがつて、デコーダ１９の端子x₅に“１”、
デコーダ２０の端子y₀に“１”を生じ、または
“１”、ｈは“０”を保持する。

したがつて第４図のゲート回路４７の出力が
“１”になり、スイツチング回路５４がオンにな
つて、端子S₀に生じている電位が端子e₆に生じ
る。その他の端子e₁〜e₅，e₇〜e₁₀には、端子S₁に
生じている電位が発生する。

また、第６図より、端子g₁，k₁には端子C₀に生
じる電位が発生し、その他の端子g₂〜g₆およびk₂
〜k₆には端子C₁に生じる電位が発生する。

したがつて、第７図示の図表より、端子e₆に対
応するセグメント電極Ｍと端子g₁，k₁に対応する
共通電極とによつて構成される分の表示部が点灯
される。

タイミングパルス発生回路１０の端子P₃に周期
的にパルスが発生すると、ゲート回路１３，１６
が開かれ、カウンタ７，８の出力が通過する。こ
れにより、セグメント電位設定回路２２の端子
e₁₀に端子S₀に生じる電位が発生する。共通電位
設定回路２３の端子k₆に端子C₀に生じる電位が
発生し、その他の端子k₁〜k₅には端子c₁に生じる
電位が発生する。なお、端子p₃にパルスが生じた
ときは、第６図示のゲート回路７４〜７９の出力
が“０”となるため、端子g₁〜g₆には、端子c₁に
生じている電位が発生する。

したがつて、端子e₁₀に対応するセグメント電
極Ｈと端子k₆に対応する共通電極とによつて構成
される時の表示部が点灯される。以上により、第
２図示のセグメント電極Ｈ，Ｍ，Ｓに対応する表
示部が点灯され、10時５分０秒が表示される。

かかる表示形態の時計において調時をなす場合
の動作について説明する。調時ロツク用スイツチ
３０を閉じると、分周器２および秒のカウンタ
３，４がリセツトされ、当該カウンタの内容は
「０」になる。したがつて、既述した動作を同様
にして、第２図示のセグメント電極Ｓに対応する
表示部が点灯され、強制的に０秒の表示がなされ
る。

一方、スイツチ３０の上記閉成によりゲート回
路３２が開かれる。そこで、調時パルス発生装置
２９からパルスを発生させると、ゲート回路３
２，３１を介して分のカウンタ５，６に、またカ
ウンタ９を介して時のカウンタ７，８に入力され
る。

調時パルス発生装置２９から発生されるパルス
の周波数がラツチ回路のストロブ周波数以下、即
ち４Hz以下であれば、カウンタ５，６の変化する
計数内容が遂一ラツチ回路２６，２７に書き込ま
れるため、当該内容に応じて分の表示部は順次点
灯位置を移動する。

ところが、パルスの周波数が４Hz以上になる
と、カウンタ５，６もそれに応じて計数速度を速
めるため、ラツチ回路２６，２７に書き込まれる
値は、計数速度に応じて所定数だけ進められたも
のとなる。その結果、分の表示部は0.25秒間に歩
進されたカウンタ５，６の計数値にしたがつて点
灯されるため、その点灯位置はとびとびに移動す
る。このように、調時パルス発生装置２９から発
生するパルスの周波数が高くなつても、ラツチ回
路２６，２７に書き込まれる時点の計数値がその
対応する表示部に点灯される。

次に述べる実施例は、温度変動によつて液晶の
応答速度が変わつた場合、ラツチ回路のストロー
ブ周波数が自動的に切り換えられる例である。

第８図において、９５〜９７はゲート回路、９
８はインバータ、９９は抵抗、１００はサーミス
タである。この回路は第１図示の端子ｑからラツ
チ回路２６，２７に至るまでの回路に代えて接続
されるものであり、分周器２の端子ｑは第８図の
端子ａに接続され、分周器２の他の周波数出力、
例えば１Hzが端子ｂに供給される。また、第８図
の端子ｃはラツチ回路２６，２７のストローブ入
力端子に接続される。かかる回路構成において、
温度が上昇すると、サーミスタ１００の抵抗値が
減少し、設定されたレベルになると、ゲート回路
９６が閉じゲート回路９５が開いて４Hzの信号が
ラツチ回路２６，２７のストローブ信号となる。
また温度が低下すると、サーミスタの抵抗値が上
昇し、所定のレベルになるとゲート回路９５が閉
じ、ゲート回路９６が開いて１Hzの信号がラツチ
回路２６，２７の入力となる。したがつて、液晶
の応答速度が変わつてもそれに応じた周期のスト
ローブ入力に自動的に切りかわるので、表示部の
点灯を確実に行なうことができる。

以上の実施例では、２系統のストローブ信号に
ついて示したが、これに限らず、多系統のストロ
ーブ信号を用いて段階的に切り換えることも可能
である。

他の実施例を第９図に基いて説明する。１０１
は水晶発振器および分周器からなる時間パルス発
生回路、１０２は時刻を計時するカウンタ、１０
３はラツチ回路、１０４はデコーダドライバであ
る。１０５はエレクトロクロミツク物質を表示媒
体とするデジタル表示装置であり、デコーダドラ
イバ１０４の出力にしたがつて時刻を表示する。
１０６はカウンタ１０２に調時用パルスを供給す
る調時パルス発生回路である。

以上の構成において、時間パルス発生回路１０
１の端子ｔからは、デジタル表示装置１０５が応
答する周波数信号、例えば１Hzが、ラツチ回路１
０３のストローブ入力端子stに印加されている。
したがつて、１秒周期でラツチ回路１０３に書き
込まれた計時内容がデコーダドライバ１０４を介
してデジタル表示装置１０５に表示される。

次に、カウンタの修正時に、調時パルス発生回
路１０６から１Hz以上のパルスをカウンタ１０２
に供給した場合、ラツチ回路１０３に書き込まれ
る計数値は修正速度に応じて増加した値となる。

したがつて、１秒ごとに書き込まれた計数値が
表示装置１０５で表示され、１秒周期におけるそ
のときの計数値を知ることができる。また、表示
装置は表示応答範囲内の周期で駆動されるため、
表示媒体の寿命に悪影響を与えることがない。

以上の実施例では、ストローブ信号の周波数を
特定して説明したが、これに限らず、表示装置の
応答範囲内の適宜の周波数であればよい。

以上詳述した通り、本発明はカウンタの出力が
表示装置の表示応答周波数以上で変化しても、そ
の表示応答周波数以内の周期でそのときの出力を
表示させるようにしたものである。したがつて、
液晶表示装置などの応答の遅い表示装置を具備し
た電子時計において、調時速度を上げた場合でも
一定周期ごとの正しい計時値が表示されるため、
調時変化の状態を容易に知ることができ、任意の
調時速度で時間を合わせることができる。また、
表示装置は、常に応答周波数以上で駆動されるこ
とがないため、特にエレクトロクロミツク表示装
置の場合に、駆動周波数による短寿命化を防止す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路、第２図
はその表示装置のセグメント電極パターンの平面
図、第３図は同表示装置の共通電極パターンの平
面図、第４〜６図は第１図の要部詳細回路図、第
７図は第１図示の回路の動作を説明するための電
圧および電位の図表、第８図は他の実施例の一部
電気回路図、第９図はさらに他の実施例の電気系
統図である。２……分周器、３〜８……カウンタ、１０……
タイミングパルス発生回路、１１〜１６……ゲー
ト回路、２６〜２７……ラツチ回路、２９……調
時パルス発生回路、３０……調時ロツクスイツ
チ、１０２……カウンタ、１０３……ラツチ回
路、１０５……デジタル表示装置。

Claims

【特許請求の範囲】１放射状に配設した複数のセグメント電極を所
定数を一群とする複数群に分割し、各群を構成す
るセグメント電極の対応するものを導電的に接続
し、上記一群のセグメント電極に表示媒体を介し
て対向する共通電極を各群ごとに設けて複数の表
示素子からなる表示装置を構成し、周期的パルス
の供給を受けて時刻を計時する計時回路を有し、
上記周期的パルスより短い周期のパルスを発生す
るパルス発生回路を有し、上記パルス発生回路の
出力パルスに応答して上記計時回路の出力のうち
あらかじめ設定した桁出力を記憶する記憶回路
と、この記憶回路の出力および上記設定した桁以
外の計時回路の出力を所定桁ごとに順次選択する
選択回路を有し、少なくとも上記選択回路から同
時に選択された桁の一方の出力に応答して表示す
べき表示素子のセグメント電極に表示用パルス信
号を印加し、残りのセグメント電極に非表示用パ
ルス信号を印加する第１の電圧供給回路を有し、
上記選択回路から同時に選択された桁の他方の出
力に応答して上記表示すべき表示素子の共通電極
に表示用パルス信号を印加し残る共通電極に非表
示用パルス信号を印加する第２の電圧供給路を有
し、上記計時回路を調時可能にセツトする一方、
上記パルス発生回路のパルス周期よりも周期の長
いパルスから短いパルスの範囲まで変化しうる調
時用信号を上記計時回路に供給する調時装置を有
する電子時計。２放射状に配設した複数のセグメント電極を所
定数を一群とする複数群に分割し、各群を構成す
るセグメント電極の対応するものを導電的に接続
し、上記一群のセグメント電極に表示媒体を介し
て対向する共通電極を各群ごとに設けて複数の表
示素子からなる表示装置を構成し、周期的パルス
の供給を受けて時刻を計時する計時回路を有し、
上記周期的パルスより短い周期のパルスを発生す
るパルス発生回路を有し、このパルス発生回路の
出力パルスの周期を所定温度において変更させる
手段を有し、上記パルス発生回路の出力パルスに
応答して上記計時回路の出力のうちあらかじめ設
定した桁出力を記憶する記憶回路と、この記憶回
路の出力および上記設定した桁以外の計時回路の
出力を所定桁ごとに順次選択する選択回路を有
し、少なくとも上記選択回路から同時に選択され
た桁の一方の出力に応答して表示すべき表示素子
のセグメント電極に表示用パルス信号を印加し、
残りのセグメント電極に非表示用パルス信号を印
加する第１の電圧供給回路を有し、上記選択回路
から同時に選択された桁の他方の出力に応答して
上記表示すべき表示素子の共通電極に表示用パル
ス信号を印加し残る共通電極に非表示用パルス信
号を印加する第２の電圧供給回路を有し、上記計
時回路を調時可能にセツトする一方、上記パルス
発生回路のパルス周期よりも周期の長いパルスか
ら短いパルスの範囲まで変化しうる調時用信号を
上記計時回路に供給する調時装置を有する電子時
計。