JPS6115463B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は、計算機が動作停止状態になつた場
合に、その原因に応じて動作再開時に記憶装置の
内容を消すか否かを決定する小型電子式計算機に
関するものである。 一般に小型電子式計算機等では電源エネルギー
節約という観点から、消費電力の低下が強く要望
されている。例えば、オペレータが電源スイツチ
を切り忘れたなどして無駄な電源エネルギーの消
費が行なわれないように、最近のこの種の計算機
では、一程時間内にキー操作がされない場合には
自動的に電源も遮造（オートパワーオフ）してし
まう機等が備えたものが実用化されている。 そして、このような計算機にでは、その電源遮
断がオペレータの意志に基づく電源スイツチの操
作及びオペレータの意志に基づかないオートパワ
ーオフの２つがある為に、この２つの原因に基づ
く電源遮断によつて計算機内部をどのように扱う
か、即ち、それ以前に記憶されているデータをど
うするかが１つの問題となつていた。 この発明は、上記問題に鑑みてなされたもの
で、電源の遮断がオートパワーオフにより行なわ
れたか、あるいはオペレータによつて手動で遮断
されたかのいずれかの原因によつて計算機の記憶
装置をクリヤーするか否かを決定するようにした
小型電子式計算機を提供することを目的とする。 なお、この発明で述べている「オートパワーオ
フ（自動電源切断）」という言葉は、計算機の電
源系統を直接自動的に遮断することのみならず、
計算機の状態を電源の遮断が行なわれた場合と実
質的に等価な低エネルギー消費状態にさせること
も意味することに注意されたい。 したがつて、この明細書で称している「オート
パワーオフ」の意味は通常のそれと若干異なる
が、広義においては自動電源遮断と同様な効果を
生じせしめている点で同じ言葉を用いたものであ
る。 次のこの発明の実施例を図を参照して説明す
る。第１図はこの発明の計算機の実施例の構成を
示す。この実施例でキー入力部１は演算を行なう
ために必要な多数の置換キー、フアクシヨンキー
その他の操作キーK₁₁，K₁₂…K₁i、K₂₁，K₂₂…
K₂i、K₃₁，K₃₂…K₃i、K₄₁，K₄₂…K₄iなどがマト
リツクス状に構成されている。このキー入力部１
にはまたこの発明で重要な役割を果す手動電源ス
イツチSWも設けられている。 デコーダ２は演算部からの信号をデコードして
走査出力をキー入力部１の入力線へ与えている。
表示部５には、ランダムアクセスメモリ４（以下
RAMと称する）内のエントリレジスタ及びフア
ンクシヨンレジスタ等に記憶されている入力ある
いは結果データ及びフアンクシヨンデータ等が表
示される。参照番号６は後で詳細に説明するとこ
ろの、この発明による状態制御部を示し、キー入
力部１内の電源スイツチSWによる電源遮断の場
合、あるいは所定時間内にキー操作がなかつた際
のオートパワーオフ状態に応じてRAM４内の演
算レジスタを始めとする各種レジスタの内容を残
しておくかクリヤーするかを決めている部分であ
る。リードオンリーメモリ７（以下、ROMと称
する）およびそのアドレス部８はこれ等の協同動
作により予め固定的に記憶されたマイクロプログ
ラムに従つて各種演算を制御すると共に、演算部
３及びRAM４によつて計数されたキー操作間隔
の計数値に基づいてオートパワーオフが生じたこ
とあるいはオペレータの手動操作による電源スイ
ツチのオフ操作が行なわれたことを検出し、その
検出信号を適宜出力する。 ところで、状態制御装置６は主として演算装置
３に対するバツフアレジスタ１６とこのレジスタ
の内容をある状態に設定する論理回路、すなわち
ナンドゲート１０、インバータ１１、アンドゲー
ト１２、オアゲート１３，１４，１５の外にオー
トパワーオフ時にROMアドレス部８からの出力
信号を受けてオアゲート２１の入力の一方の条件
を与えている遅延フリツプフロツプ２４（以下、
これをDFと称する）、オペレータの手動による電
源スイツチSWのオン、オフの状態に応じてROM
アドレス部８からのセツト入力およびリセツト入
力を受けてオアゲート２１の他方の入力の条件を
定めると共にROMアドレス部８へのイニシヤル
セツト信号を与えているアンドゲート２２の一方
の入力の条件を定めているラツチフリツプフロツ
プFF₁２３などで構成されている。 オアゲート２０および２１は、キー入力部１か
らのキー出力と電源スイツチSWの出力、および
ROMアドレス８からの電源オフまたはオートパ
ワーオフ時に発生される信号で決まるラツチフリ
ツプフロツプFF₁２３と遅延フリツプフロツプ
DF２４の出力とで条件が定められるが、前記オ
アゲート２０と２１からのセツト入力８およびリ
セツト入力Ｒを受け、この２つの条件からパルス
発生器９の付勢を制御するＲ―Ｓフリツプフロツ
プFF₂２５の状態が定められるようになつてい
る。 次に第１図に示す計算機の動作について説明す
る。第２図は、詳細な動作を説明するに先立つて
まずその大略動作を説明する為のフローチヤート
である。即ち、第２図に於てルーチンＡは「キー
サンプリング、パワーオフ処理」等を行うもの
で、このルーチンＡを実行した結果キー有と判定
された場合にはルーチンＢに進んで「キー入力、
各種演算処理」を行ない、このルーチンＢを終了
したとき及びルーチンＡでキー無と判断されたと
きには再びルーチンＡに戻つて再度同様の処理が
行なわれる。 このように、第１図に示す計算機は基本的にル
ーチンＡの非演算中及びルーチンＢの演算中の２
つのルーチンを交互に繰り返すよう構成されてい
る。 第３図は、第２図に示したルーチンＡの詳細に
ついて示すものである。 即ち、このルーチンＡの実行が開始されると、
後述するステツプ及び処理A₁₀〜A₁₃を実行して
ステツプA₁に入りカウント処理がなされる。こ
のカウント処理は、オートパワーオフ状態を設定
する為にRAM４内に設けられたカウンタにカウ
ントさせることによつてなされている。そして、
このステツプA₁を終了すると次にステツプA₂に
進み、ステツプA₁でカウントされた上記カウン
タの内容が10分を経過したか否かを検出する演算
が演算部３にて行なわれ、その結果はROMアド
レス部８に送出されてアドレス分岐させる。今、
上記カウンタの内容はまだ10分に達していないと
すればその判断結果は「NO」となつて次にステ
ツプA₃に進む。このステツプA₃はRAM４の特定
の記憶場所に記憶されているカウントデータを読
み出してデコーダ２でデコードしたあとキーのサ
ンプリングを行なうもので、このようにしてサン
プリングされたキー出力がKI₁〜KI₄線に発生さ
れこのキー出力はステツプA₄に於て、アンドゲ
ート１２、オアゲート１３，１４，１５を介して
バツフアレジスタ１６へ入れられる。なお、オア
ゲート１３，１４，１５の入力の一方には電源ス
イツチSWの出力がインバータ１１を介して入れ
られており、電源スイツチSWがオフのときはイ
ンバータ１１でオフ入力が反転されてその出力か
らは１出力が発生されるのでオアゲート１３〜１
５はその出力だけで条件が定められバツフアレジ
スタ１６は最下位桁位置から（左から）数えて３
番目まで２進級の“１”が入りその内容は10進数
の７に対応する。一方、電源スイツチSWがオン
となつていればインバータ１１の出力は０となる
のでオアゲート１３〜１５は他の入力の条件で定
まるようになつている。すなわち、バツフアレジ
スタ１６の低位桁が“１”，“１”，“１”（＝10進
数の“７”）であるかどうかによつて電源スイツ
チSWがオフであることが判定されるようになつ
ている。この場合、多数のキーのうち誤つて特定
の３個のキーが同時に押されることによつてバツ
フアレジスタ１６の2⁰，2¹，2²の上記３桁がそれ
ぞれ“１”となつてしまつて（10進数の“７”）、
電源スイツチSWがオフの時の状態と同じになつ
てしまうことを避けるために、ナンドゲート１０
とアンドゲート１２をオアゲート１３の一方の入
力とし、上記の状態が発生するのを禁止してい
る。 このようにしてバツフアレジスタ１６に入れら
れたキーデータは次のステツプA₅でRAM４内の
メモリレジスタ（図示せず）へ書込まれ次にステ
ツプA₆に進む。このステツプA₆はステツプA₃〜
A₅によつて実行されたキーサンプリング及びそ
のデータのとり込みの結果実際にキーが操作され
るか否かを判断するもので、RAM４内のキーデ
ータを記憶するエリアのデータを演算部３に送出
し、データが有るか無いかを検出し、その検出結
果をROMアドレス部８に送出してアドレス分岐
させる。そして、このステツプA₆の判断の結果
「NO」、即ちステツプA₃〜A₅の処理によつてキー
データがRAM４に記憶されなかつた場合はステ
ツプA₁に戻り上記同様の動作を繰り返す。一
方、上記ステツプA₆で「YES」、即ちステツプA₃
〜A₅の処理によつて何らかのキー操作（パワー
スイツチSWのオフ操作を含む）があつたことが
検出されると次のステツプA₇に進み、RAM４に
読み込まれたデータが「７」か否か、即ち上述し
た如くパワースイツチSWのオフ操作（インバー
タ１１及びオアゲート１３〜１５により「７」が
書き込まれる）であるか否かが判断され、その結
果「７」でなければパワースイツチSW以外のい
ずれかのキーが操作されたことが検出され、キー
有としてルーチンＡを抜けてルーチンＢに進む。
一方、この判断結果「YES」、つまりパワースイ
ツチSWのオフ操作が検出されると、次にステツ
プA₈に進んでフリツプフロツプFF₁２３をセツト
し、この動作時にROMアドレス部８にセツトさ
れる次アドレスを動作復帰アドレスとして動作を
停止する（FF₁）２３の出力によりパルス発生器
９の発振が停止する）。 なお、ステツプA₂で「YES」の結果、即ちキ
ー操作間隔が10分以上であつたときも計算機は動
作停止状態となるが、このときはステツプA₂を
終了するとステツプA₉に進み、このステツプA₉
のアドレスをデコードすることによつて得られる
オートパワーオフ信号APO（ROMアドレス部８
から出力）がフリツプフロツプDF２４及びオア
ゲート２１を介してフリツプフロツプFF₂２５に
リセツト信号として印加されることによつてなさ
れる。そして、このステツプA₉でも上記ステツ
プA₈同様動作復帰時のアドレスがセツトされて
終了するものである。 しかして、動作再開に際しては、パワースイツ
チSWのオフ操作によつて動作が停止した場合に
はフリツプフロツプFF₁２３がセツト状態にある
為、アンドゲート２２を介してROMアドレス部
８にクリア信号が印加され、次後の動作は０番ア
ドレスから始まる。即ち、本実施例ではステツプ
A₁₀が０番アドレスとされており、まずこのステ
ツプA₁₀が実行されフリツプフロツプFF₁２３が
リセツトされ、その後処理A₁₁によりその例を後
述するメモリレジスタ及びメモリフラツグクリア
の処理が行なわれる。 一方、計算機の動作停止がオートパワーオフの
状態であつたとすると、フリツプフロツプFF₁２
３はリセツト状態であるのでたとえパワースイツ
チSWの操作により動作を再開させてもアンドゲ
ート２２から出力はなく、ROMアドレス部８は
動作停止直前にセツトされた復気アドレス、即ち
本例の場合処理A₁₂の10分カウンタクリア及び処
理A₁₃のエントリレジスタ、演算レジスタ等のイ
ニシヤルセツトが行なわれて次に再びステツプ
A₁に戻る。 なお、上記ステツプA₁₁を終了した場合も上記
処理A₁₂，A₁₃を実行して次にステツプA₁に戻
る。 次の、この発明の計算機の動作について簡単な
計算例を採つて説明する。第４図では、123＋７
の計算を行なうものとし、この場合、オペレータ
のキー操作はすべて所定の時間内（この場合10
分）に行なわれオートパワーオフ状態は生せず、
電源スイツチはオペレータの意思だけで行なわれ
るものとする。まず、オペレータが電源スイツチ
SW（第１図）をオンにし、キー□１，□２，□３を順
次押してゆくとする。このとき、フリツプフロツ
プFF₁２３はリセツト状態にあるためその出力は
０レベルにあり、フリツプフロツプFF₂２５はワ
ンシヨツト回路１９及びオアゲート２０を介して
セツトされることによりそのＱ出力でパルス発生
器は作動され、パルスが発生される。しかして上
記数字123は演算部３を介してRAMエントリレジ
スタに入れられる(イ)。次にフアンクシヨンキー

【式】を押せばこのフアンクシヨン記号がフア ンクシヨンレジスタに入ると共に「123」がメモ
リレジスタM₁に加算される。また、表示部５に
は入力された数字「123」と、メモリデータが入
つていることを示す記号Ｍが表示される(ロ)。そし
て、この時点でオペレータが電源スイツチSWを
オフにしたとすると、バツフア１６にはインバー
タ１１およびオアゲート１３〜１５の出力によつ
て「７」が書き込まれ、この状態が第３図のステ
ツプA₇で検出される。従つてROMアドレス部８
からはステツプA₈でフリツプフロツプFF₁２３を
セツトする信号が出力し、このフリツプフロツプ
FF₁２３がセツトされると共に、このセツト出力
がオアゲート２１を介してフリツプフロツプFF₂
２５をリセツトすることによつてパルス発生器は
発振を停止する。 しかして、その後計算機の動作を再開させる為
にパワースイツチSWをオンしたとすると、その
操作出力はワンシヨツト回路１９を介して出力さ
れ、フリツプフロツプFF₂２５はオアゲート２０
を介した出力によつてセツトされると共に、アン
ドゲード２２は第４図に示す如くその論理条件を
満足して出力し、ROMアドレス部８にクリア信
号を送出する。従つて、この状態で動作再開した
場合には処理A₁₀〜A₁₃を実行し、処理A₁₀にてフ
リツプフロツプFF₁２３がリセツト、処理A₁₁に
てメモリレジスタ及びメモリフラツグクリア、処
理A₁₂にて10カウンタクリア、処理A₁₃にてエン
トリレジスタ、演算レジスタ等のイニシヤルセツ
トが行なわれる。そして、これ等処理A₁₀〜A₁₃
を実行した結果RAM４内の各レジスタの記憶状
態は第４図ハに示す如くなり、表示部５には
「０」が表示される。 次にキー□７が押されたとするとエントリレジス
タには「７」が入ると同時に表示部５にも「７」
が表示される(ニ)。続いてキー

【式】が押される とフアンクシヨンキー

【式】の記号Ｍがフアン クシヨンレジスタに入り、エントリレジスタの内
容「７」がメモリレジスタM₁に加算される。同
時に表示部５にはメモリレジスタにデータが入つ
ていることを示す記号「Ｍ」および「７」が図の
ように表示される。 このように、計算機の動作停止がオペレータの
意思、即ちパワースイツチSWの操作によつて行
なわれた場合には、それ以前のデータは不要にな
つたものとみなして全てクリアあるいはイニシヤ
ルセツトされる。 次に、オートパワーオフ状態が発生した場合の
簡単な演算例を第５図の参照して説明する。この
例では、123＋７＝の計算を行なうものとする。 まず、手動による電源オンオフの場合と同様に
電源スイツチをオンにするとフリツプフロツプ
FF₂２５はセツトされパルス発生器９が作動す
る。そして、この状態で□１，□２，□３のキー操作が
行なわれるとエントリレジスタには「123」が置
数され、また表示部５には「123」が表示され
る。(イ)。次にメモリ加算命令を意味するフアンク
シヨンキー

【式】が押されるとフアンクシヨン レジスタにもメモリレジスタにデータがあること
を示すフアンクシヨン記号「Ｍ」が入れられその
内容が実行されてメモリレジスタM₁には「123」
が加算される。このとき表示部５にも上記同様
「Ｍ」が表示される(ロ)。ここまでのプロセスにお
いては置数キーおよびフアンクシヨンキーは所定
の時間内（10分内）に操作されているものとす
る。そして、(ロ)のステツプが終つた時点で、すな
わちキー

【式】が押されてから、次の加算数 「７」を数置するための置数キー□７が押されるま
でにオペレータが何らかの理由により所定の時間
10分が経過してしまつたとすると、この状態が第
３図ステツプA₂でRAM４内のカウンタの状態を
判断することにより検出され、ROMアドレス部
８からはオートパワーオフ信号APOが発生され
る。この信号APOはフリツプフロツプDF２４及
びオアゲート２１を通りフリツプフロツプFF₂２
５のリセツト入力に与えられるのでパルス発生器
９の動作は停止しパルスは発生されなくなり、計
算機の動作は停止する。なお、この動作停止パル
ス発生器９が停止するのみなので停止前のメモリ
レジスタM₁の内容を始めとする他のレジスタの
内容は、そのまま保持される。次に動作を再開し
て電源スイツチを一旦オフに戻してからまたオン
にすると、このときフリツプフロツプFF₁２３は
リセツト状態にある為アンドゲート２２からは出
力がなく、ROMアドレス部８に動作停止直前に
セツトされていた復帰アドレスからその処理が再
開される。即ち、このときの処理は第３図処理
A₁₂，A₁₃で、処理A₁₂に於て10カウンタのクリア
が、処理A₁₃に於てエントリレジスタ、演算レジ
スタ等のイニシヤルセツトが行なわれ、RAM４
内にはフアンクシヨンレジスタ内のフアンクシヨ
ン記号「Ｍ」及びメモリレジスタM₁内の「123」
がそのままの状態で再開されることになる。な
お、この時の各レジスタの状態及び表示状態は第
５図ハの如くであり、オペレータは表示部５に表
示されたフアンクシヨン記号「Ｍ」によりメモリ
内にデータがあることを確認することが出来る。 次いで、置数キー□７を操作すると、この「７」
がエントリレジスタに入力され表示部５には
「Ｍ」及び「７」が表示される。そして、その後
メモリ加算を指示するフアンクシヨンキー

【式】を操作すると、エントリレジスタの内容 「７」が、それ以前にメモリレジスタM₁に記憶さ
れていた内容「123」と加算され、メモリレジス
タM₁には「130」が記憶される。 このように、動作停止状態がオペレータの意志
に基づかないオートパワーオフであつた場合に
は、計算の途中データを記憶しているエントリレ
ジスタ及び演算レジスタはクリアするが、メモリ
レジスタ及びこのメモリレジスタにデータが記憶
されていることを示すフアンクシヨン記号はクリ
アすることなく記憶し続けることによりそれ以後
の演算を続けて実行する場合にも効率良く行うこ
とができる。 以上述べたように、この発明の計算機において
は、計算機の動作がオペレータの手動による電源
オフによつて停止されたが、オペレータの意思に
よらないオートパワーオフによつて停止されたか
によつて電源遮断前のメモリの内容をクリヤーす
るか保持するかを決定するようにしている。した
がつてこの発明の計算機においては、計算機の動
作停止の原因に応じてメモリの内容が自動的にク
リアまたは保持できるので動作再開後の演算処理
が著しく簡便となる。

【図面の簡単な説明】

第１図はこの発明による計算機の実施例を示す
図、第２図及び第３図は第１図の計算機の動作を
示すフローチヤート、第４図はオペレータが手動
により電源を遮断した場合の第１図の計算機の動
作を説明する簡単な計算例を示す図、第５図はオ
ートパワーオフによる計算機の動作を説明する簡
単な計算例を示す図である。 １…キー入力装置、２…デコーダ、３…演算
部、４…ランダムアクセスメモリ、５…表示部、
６…状態制御装置、７…ROM、８…ROMアドレ
ス部、９…パルス発生器。

Claims (1)

1. 【特許請求の範囲】 １ 各種タイミング信号発生の基とするパルス発
   生器と、演算レジスタ及び一時記憶用のメモリレ
   ジスタを有し、上記パルス発生器の出力停止によ
   る上記レジスタの動作停止状態が電源スイツチの
   遮断あるいはオートパワーオフのいずれかによつ
   てなされる小型電子式計算機に於いて、 電源スイツチの遮断動作に応じた情報を発生す
   る手段と、上記動作停止が電源スイツチの遮断に
   よるものかあるいはオートパワーオフによるもの
   かを判別するために、上記電源スイツチ遮断動作
   情報を検知し記憶する状態制御手段を設け、該状
   態制御手段に記憶された状態に基づき動作再開時
   に少なくとも上記メモリレジスタの動作停止状態
   前の内容を保持するかあるいは消去するかを決定
   することを特徴とする小型電子式計算機。