JPS61165142A - スキヤン制御方式 - Google Patents
スキヤン制御方式Info
- Publication number
- JPS61165142A JPS61165142A JP59267918A JP26791884A JPS61165142A JP S61165142 A JPS61165142 A JP S61165142A JP 59267918 A JP59267918 A JP 59267918A JP 26791884 A JP26791884 A JP 26791884A JP S61165142 A JPS61165142 A JP S61165142A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- svp
- control
- processors
- scan control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計算機システムにおける、いわゆるスキャンイ
ン、スキャンアウトのためのデータ転送を制御する方式
に関する。
ン、スキャンアウトのためのデータ転送を制御する方式
に関する。
計算機システムの電子装置の試験等のために、装置内所
要部のデータを強制的に設定し、及び所要部のデータを
読み出すための技術として、スキャンイン及びスキャン
アウト（以下に、これらを一括してスキャンという）技
術は、よく知られている。
要部のデータを強制的に設定し、及び所要部のデータを
読み出すための技術として、スキャンイン及びスキャン
アウト（以下に、これらを一括してスキャンという）技
術は、よく知られている。
スキャンによる試験等は、通常サービスプロセッサ（以
下に、ＳＶＰという）の制御によって進められるが、主
としてＳＶＰと被試験装置との接続、及びスキャンデー
タの転送制御を目的として、ｓｖｐと被試験装置との間
には、スキャン制御装置（以下に、ＳＣＩという）が設
けられる。
下に、ＳＶＰという）の制御によって進められるが、主
としてＳＶＰと被試験装置との接続、及びスキャンデー
タの転送制御を目的として、ｓｖｐと被試験装置との間
には、スキャン制御装置（以下に、ＳＣＩという）が設
けられる。
計算機システムの構成方式として、２計算機システムを
、処理業務等に応じて、独立の２システムとして運用し
、又は両システムを結合して１つのシステムとして運用
することができる方式がある。
、処理業務等に応じて、独立の２システムとして運用し
、又は両システムを結合して１つのシステムとして運用
することができる方式がある。
このような構成のシステムにおいては、ＳＶＰ及びＳＣ
Ｉはそれぞれのシステムごとに個別に設けられるが、全
体を１システムとして運用する期間には、ＳＶＰ、ＳＣ
Ｉの接続もそれに対応した構成が必要になる。
Ｉはそれぞれのシステムごとに個別に設けられるが、全
体を１システムとして運用する期間には、ＳＶＰ、ＳＣ
Ｉの接続もそれに対応した構成が必要になる。
〔従来の技術と発明が解決しようとする問題点〕第２図
は、前記のような２システムの場合の、ＳｖＰ等の構成
を示すブロック図である。
は、前記のような２システムの場合の、ＳｖＰ等の構成
を示すブロック図である。
計算機システム１およびシステム２には、それぞれ中央
処理装置３．４、主記憶装置５．６、チャネル装置７．
８等があり、独立の２システムを構成することができ、
又、両システムを結合して、１つのマルチプロセッサシ
ステムとすることもできる。
処理装置３．４、主記憶装置５．６、チャネル装置７．
８等があり、独立の２システムを構成することができ、
又、両システムを結合して、１つのマルチプロセッサシ
ステムとすることもできる。
システム１に対応して、５ＶＰ９、Ｓ ＣＩ １１が設
けられ、システム２に対応して、５ＶＰＩＯ及び５Ｃ１
１２が設けられる。
けられ、システム２に対応して、５ＶＰＩＯ及び５Ｃ１
１２が設けられる。
しかし、結合システムとして運用されるために、各５Ｃ
ＩＩＩ及び１２は、図示のようにそれぞれ両システムの
装置と接続され、各装置に設ける切換部１３を、図示し
ない構成制御機構等から制御することによって、５ＣＴ
ＩＩ及び１２の何れか一方と接続するようにされる。
ＩＩＩ及び１２は、図示のようにそれぞれ両システムの
装置と接続され、各装置に設ける切換部１３を、図示し
ない構成制御機構等から制御することによって、５ＣＴ
ＩＩ及び１２の何れか一方と接続するようにされる。
５ＣＩＩＩ及び１２は、３ＶＰ ９．１０から、例えば
ビット対応で、両システムの所要の全装置を指定できる
、装置指定語を受信して、インタフェース回路（ＩＮＴ
）を介して指定の装置とのデータ転送を可能とする。
ビット対応で、両システムの所要の全装置を指定できる
、装置指定語を受信して、インタフェース回路（ＩＮＴ
）を介して指定の装置とのデータ転送を可能とする。
次いで、５ＶＰ９．１０からスキャン動作の細目を指定
する指令、装置内の対象とするラッチの指定、及びスキ
ャンデータ等を受は取って、公知のようなスキャン制御
を行う。
する指令、装置内の対象とするラッチの指定、及びスキ
ャンデータ等を受は取って、公知のようなスキャン制御
を行う。
以上の構成によれば、２システムの場合には、各装置に
切換部１３を要し、又、各装置は２台の５Ｃ１ｌｌ、１
２と接続するために、配線が多量になり、スキャン制御
のための費用が大きくなるという問題があった。
切換部１３を要し、又、各装置は２台の５Ｃ１ｌｌ、１
２と接続するために、配線が多量になり、スキャン制御
のための費用が大きくなるという問題があった。
（問題点を解決するための手段） ・前記の問題点は
、装置と接続し、該装置とサービスプロセッサとの間の
、データのスキャンイン及びスキャンアウトを制御する
２台のスキャン制御装置を有する計算機システムにおい
て、該スキャン制御装置は、サービスプロセッサに並列
に接続して、該サービスプロセッサの指定による動作を
、それぞれ独立に実行する手段、及び該スキャン制御装
置相互間の情報転送手段が設けられた本発明のスキャン
制御方式によって解決される。
、装置と接続し、該装置とサービスプロセッサとの間の
、データのスキャンイン及びスキャンアウトを制御する
２台のスキャン制御装置を有する計算機システムにおい
て、該スキャン制御装置は、サービスプロセッサに並列
に接続して、該サービスプロセッサの指定による動作を
、それぞれ独立に実行する手段、及び該スキャン制御装
置相互間の情報転送手段が設けられた本発明のスキャン
制御方式によって解決される。
即ち、前記の２台のＳＣＩは、それぞれ１システムの装
置とのみ接続するようにし、その代わりに、ＳＣＩが１
台のＳＶＰに並列に接続できる構成とする。
置とのみ接続するようにし、その代わりに、ＳＣＩが１
台のＳＶＰに並列に接続できる構成とする。
これにより、従来のような、各装置の切換部や多量の配
線の必要は無く、従来と同様にＩＳＶ’Ｐから両システ
ムの装置を制御することが可能になる。
線の必要は無く、従来と同様にＩＳＶ’Ｐから両システ
ムの装置を制御することが可能になる。
更に、各ＳＣＩに接続する装置間で同期をとって試験を
する等の場合のために、両ＳＣ１間には制御情報を授受
するためのバスを設けるので、従来と同様の試験等が可
能である。
する等の場合のために、両ＳＣ１間には制御情報を授受
するためのバスを設けるので、従来と同様の試験等が可
能である。
第１図は本発明の一実施例構成を示すブロック図である
。
。
５Ｃ１１１，１２には、選択部２０．２１が設けられ、
選択部２０．２１によって５ＶＰ９．１０と接続されて
いる。
選択部２０．２１によって５ＶＰ９．１０と接続されて
いる。
選択部２０．２１は５ＶＰ９又は１０からの信号により
、何れか一方の５ＶＰ９又は１０を選択して、制御を受
ける状態になる。
、何れか一方の５ＶＰ９又は１０を選択して、制御を受
ける状態になる。
この選択により、５ＣＩＩＩ及び１２は、それぞれ個別
にＳ’ＶＰ９又は１０に接続した状態になることも、５
ＣＩＩＩ及び１２が共に一方の５ＶＰ９又は１０に並列
に接続することもできる。
にＳ’ＶＰ９又は１０に接続した状態になることも、５
ＣＩＩＩ及び１２が共に一方の５ＶＰ９又は１０に並列
に接続することもできる。
並列接続において、各５Ｃ１１１，１２は、例えば３Ｖ
Ｐ９からの制御情報を同時に受信するが、受信する装置
指定語の指定を識別して、自身に接続する装置について
の制御のみを行う。
Ｐ９からの制御情報を同時に受信するが、受信する装置
指定語の指定を識別して、自身に接続する装置について
の制御のみを行う。
スキャン動作として相手スキャン制御装置との同期を必
要とする動作を指令された場合等には、両スキャン制御
装置１１．１２間に設ける制御情報転送線２２によって
、所要の制御情報を授受する。
要とする動作を指令された場合等には、両スキャン制御
装置１１．１２間に設ける制御情報転送線２２によって
、所要の制御情報を授受する。
以上の説明から明らかなように本発明によれば、２シス
テムからなる計算機システムのスキャン制御機構の経済
性が改善されるという著しい工業的効果がある。
テムからなる計算機システムのスキャン制御機構の経済
性が改善されるという著しい工業的効果がある。
第１図は本発明一実施例構成のブロック図、第２図は従
来の一構成例ブロック図である。 図において、 ３．４は中央処理装置、５．６は主記憶装置、７．８は
チャネル装置、９．１０はｓｖｐ、１１．１２はスキャ
ン制御装置、 １３は切換部、 ２０．２１は選択部、２２は
制御情報転送線を示す。
来の一構成例ブロック図である。 図において、 ３．４は中央処理装置、５．６は主記憶装置、７．８は
チャネル装置、９．１０はｓｖｐ、１１．１２はスキャ
ン制御装置、 １３は切換部、 ２０．２１は選択部、２２は
制御情報転送線を示す。
Claims (1)
- 装置と接続し、該装置とサービスプロセッサとの間の、
データのスキャンイン及びスキャンアウトを制御する２
台のスキャン制御装置を有する計算機システムにおいて
、該スキャン制御装置は、サービスプロセッサに並列に
接続して、該サービスプロセッサの指定による動作を、
それぞれ独立に実行する手段、及び該スキャン制御装置
相互間の情報転送手段が設けられることを特徴とするス
キャン制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267918A JPS61165142A (ja) | 1984-12-19 | 1984-12-19 | スキヤン制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267918A JPS61165142A (ja) | 1984-12-19 | 1984-12-19 | スキヤン制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61165142A true JPS61165142A (ja) | 1986-07-25 |
| JPS644209B2 JPS644209B2 (ja) | 1989-01-25 |
Family
ID=17451425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267918A Granted JPS61165142A (ja) | 1984-12-19 | 1984-12-19 | スキヤン制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61165142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450135A (en) * | 1987-08-20 | 1989-02-27 | Nec Corp | Fault processing system |
-
1984
- 1984-12-19 JP JP59267918A patent/JPS61165142A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450135A (en) * | 1987-08-20 | 1989-02-27 | Nec Corp | Fault processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644209B2 (ja) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067496B1 (en) | Automatic test system | |
| US7096396B2 (en) | Test system for circuits | |
| JPS61165142A (ja) | スキヤン制御方式 | |
| JPS6113610B2 (ja) | ||
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| US6041427A (en) | Scan testable circuit arrangement | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| JP2776679B2 (ja) | 情報処理システム | |
| JP2851496B2 (ja) | 半導体試験装置 | |
| JPS6149254A (ja) | 入出力処理装置の試験方式 | |
| JPS63231282A (ja) | 半導体集積回路 | |
| WO2003027693A1 (fr) | Appareil de commande de mesure | |
| JPS583014A (ja) | チヤネル自動診断装置 | |
| JPH10149299A (ja) | プロセッサ | |
| JPH03263151A (ja) | チャネル試験処理方式 | |
| JPS5838877A (ja) | 試験装置 | |
| JPH04138388A (ja) | 半導体集積回路およびその制御方法 | |
| JPH0119181B2 (ja) | ||
| JPS5958995A (ja) | 交換システムの情報伝送方式 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPS6222151A (ja) | テスト制御方式 | |
| JPH06230080A (ja) | 検査装置 | |
| JPS6059458A (ja) | インタフエ−ス診断方式 | |
| JPH0772743B2 (ja) | Ｌｓｉテスタ制御方法および装置 | |
| JPH01255932A (ja) | 命令処理装置 |