JPS61166219A - 遅延回路 - Google Patents
遅延回路Info
- Publication number
- JPS61166219A JPS61166219A JP60006971A JP697185A JPS61166219A JP S61166219 A JPS61166219 A JP S61166219A JP 60006971 A JP60006971 A JP 60006971A JP 697185 A JP697185 A JP 697185A JP S61166219 A JPS61166219 A JP S61166219A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- capacitor
- delay circuit
- logic gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタル論理回路の遅延回路に関する０
従来の技術
従来の遅延回路について、０ＭＯ８型インバータを用い
た回路について説明する。この回路を第２図に示す。入
力電圧ｖ１ がロウレベルからハイレベルに変化すると
、Ｐチャンネル型ＭＯ８）う２ベージ ンジスタ１は、オフし、Ｎチャンネル型ＭＯ８）ランジ
スタ２は、オンし導通状態になり、出力端子３の電荷は
、接地電位ｖｓｓへ移動し、出力電位ｖ２はｖｓｓ に
なる。この時の出力電圧の変化速は、Ｎチャンネル型Ｍ
Ｏ８）ランジスタ２のオン抵抗をＲｌＮ とし、出力端
子３と接地電位ｖｓｓとの間に結合された主として浮遊
容量で構成されるコンデンサ４の容量を０１ とする
と近似的にて１＝Ｃ１・ＲｌＮとなる・ 発明が解決しようとする問題点 ところで、第２図中のＮチャンネル型ＭＯ８）ランジス
タ２のオン抵抗Ｒ１Ｎは、電源電圧ｖＤＤにより変化す
る◇また製造パラメータの変動によっても変動する。さ
らに論理ゲート出力端子３の浮遊容量は回路の形状、製
造パラメータによって異なる。このため一定の遅延時間
を得ることは困難である。入力電圧ｖ１ がハイレベル
からロウレベルに変化した場合も同様である。
た回路について説明する。この回路を第２図に示す。入
力電圧ｖ１ がロウレベルからハイレベルに変化すると
、Ｐチャンネル型ＭＯ８）う２ベージ ンジスタ１は、オフし、Ｎチャンネル型ＭＯ８）ランジ
スタ２は、オンし導通状態になり、出力端子３の電荷は
、接地電位ｖｓｓへ移動し、出力電位ｖ２はｖｓｓ に
なる。この時の出力電圧の変化速は、Ｎチャンネル型Ｍ
Ｏ８）ランジスタ２のオン抵抗をＲｌＮ とし、出力端
子３と接地電位ｖｓｓとの間に結合された主として浮遊
容量で構成されるコンデンサ４の容量を０１ とする
と近似的にて１＝Ｃ１・ＲｌＮとなる・ 発明が解決しようとする問題点 ところで、第２図中のＮチャンネル型ＭＯ８）ランジス
タ２のオン抵抗Ｒ１Ｎは、電源電圧ｖＤＤにより変化す
る◇また製造パラメータの変動によっても変動する。さ
らに論理ゲート出力端子３の浮遊容量は回路の形状、製
造パラメータによって異なる。このため一定の遅延時間
を得ることは困難である。入力電圧ｖ１ がハイレベル
からロウレベルに変化した場合も同様である。
本発明は、上記従来の問題点を解消するもので電源電圧
、製造パラメータに依存することなく、３１、 一定の遅延時間を得ることのできる遅延回路を提供する
ことを目的とする。
、製造パラメータに依存することなく、３１、 一定の遅延時間を得ることのできる遅延回路を提供する
ことを目的とする。
問題点を解決するための手段
本発明は、論理ゲート回路の出力端子に抵抗器およびコ
ンデンサによる遅延回路を設け、論理ゲート回路のオン
抵抗を遅延回路を構成する抵抗器の抵抗値に比べ、充分
に小さくし、さらに遅延回路を構成するコンデンサは、
論理ゲート回路の出力浮遊容量に比べて大きい容量にな
したものである０ 作 用 この構成によシ、抵抗器の抵抗値と、コンデンサの容量
のみで遅延時間が決定され、論理ゲート回路ゲート回路
として、一定の遅延時間をもった、特性のそろったもの
が実現できる。
ンデンサによる遅延回路を設け、論理ゲート回路のオン
抵抗を遅延回路を構成する抵抗器の抵抗値に比べ、充分
に小さくし、さらに遅延回路を構成するコンデンサは、
論理ゲート回路の出力浮遊容量に比べて大きい容量にな
したものである０ 作 用 この構成によシ、抵抗器の抵抗値と、コンデンサの容量
のみで遅延時間が決定され、論理ゲート回路ゲート回路
として、一定の遅延時間をもった、特性のそろったもの
が実現できる。
実施例
第１図に本発明の一実施例による遅延回路の構成を示す
。第１図は、ＣＭＯＳインバータ回路を用いた例であシ
、遅延時間を決定する抵抗器とコンデンサと一体として
集積化されたものである〇ＣＭＯＳインバータは、Ｐチ
ャンネル型ＭＯＳトランジスタ５とＮチャンネル型ＭＯ
３）ランジスタロで構成され、それぞれをオン抵抗をＲ
２Ｐ。
。第１図は、ＣＭＯＳインバータ回路を用いた例であシ
、遅延時間を決定する抵抗器とコンデンサと一体として
集積化されたものである〇ＣＭＯＳインバータは、Ｐチ
ャンネル型ＭＯＳトランジスタ５とＮチャンネル型ＭＯ
３）ランジスタロで構成され、それぞれをオン抵抗をＲ
２Ｐ。
Ｒ２Ｈとする。インバータ出力端子７には、浮遊容量を
主体とするコンデンサ８が存在する。この容量値をＣ８
とする。インバータ出力端子７には、抵抗器９があり抵
抗器９の他端子１ｏにはコンデンサ１１が、接続されて
いる。抵抗器９の抵抗値をＲＤコンデンサ１１の容量値
をＣＤとする。この回路の立ち上りの遅延時間をτ１立
ち下りをτｆとすると、近似的にそれぞれ次のように表
わせる。
主体とするコンデンサ８が存在する。この容量値をＣ８
とする。インバータ出力端子７には、抵抗器９があり抵
抗器９の他端子１ｏにはコンデンサ１１が、接続されて
いる。抵抗器９の抵抗値をＲＤコンデンサ１１の容量値
をＣＤとする。この回路の立ち上りの遅延時間をτ１立
ち下りをτｆとすると、近似的にそれぞれ次のように表
わせる。
τ１＝（Ｃ８＋ＣＤ）・（Ｒ２Ｐ＋ＲＤ）・・・・・印
・・・・（１）τｆ−（Ｃ８＋ＣＤ）−（Ｒ２Ｎ十ＲＤ
） ・・・・・・・・・・・・（２）Ｒ２Ｐ、Ｒ２Ｈは
、電源電圧製造パラメータに依存し、Ｃ８も製造パラメ
ータに依存して変化する。
・・・・（１）τｆ−（Ｃ８＋ＣＤ）−（Ｒ２Ｎ十ＲＤ
） ・・・・・・・・・・・・（２）Ｒ２Ｐ、Ｒ２Ｈは
、電源電圧製造パラメータに依存し、Ｃ８も製造パラメ
ータに依存して変化する。
ここで、トランジスタのオン抵抗Ｒ２Ｐ、Ｒ２ＮをＲＤ
にくらべて充分に小さくすることによりＲ２ｐ＋ＲＤ：
ＲＤ、Ｒ２Ｎ＋ＲＤ ｚＲＤとすることができる。具
体的には、トランジスタのチャンネル長を小さくチャン
ネル幅を大きくする。コン５／、、−１・ デンサ１１は、拡散等の熱処理の影響を受けにくい酸化
膜間で形成する。容量値ＣＤはＣ８にくらべ大きい容量
とするとＣ８＋ＣＤｚＣＤとすることができる。
にくらべて充分に小さくすることによりＲ２ｐ＋ＲＤ：
ＲＤ、Ｒ２Ｎ＋ＲＤ ｚＲＤとすることができる。具
体的には、トランジスタのチャンネル長を小さくチャン
ネル幅を大きくする。コン５／、、−１・ デンサ１１は、拡散等の熱処理の影響を受けにくい酸化
膜間で形成する。容量値ＣＤはＣ８にくらべ大きい容量
とするとＣ８＋ＣＤｚＣＤとすることができる。
このようにして設計した遅延回路の遅延時間τ２は、τ
２＝ＣＤ−ＲＤとなる。これは、インノ（−タの駆動能
力とは、無関係に、ＣＤとＨＤのみによって決まる遅延
時間である。
２＝ＣＤ−ＲＤとなる。これは、インノ（−タの駆動能
力とは、無関係に、ＣＤとＨＤのみによって決まる遅延
時間である。
発明の効果
本発明によれば、電源電圧の変動、製造）（ラメータの
変動等による影響を受けずに、論理ゲート回路の出力端
に接続された抵抗器の抵抗値と、コンデンサの容量のみ
によって遅延時間を発生することができる。
変動等による影響を受けずに、論理ゲート回路の出力端
に接続された抵抗器の抵抗値と、コンデンサの容量のみ
によって遅延時間を発生することができる。
６・・・・・・ＰチャンネルＭＯ３）ランジスタ、６・
・・・・・ＮチャンネルＭＯ８）ランジスタ、８，１１
・・・・・・コンデンサ、９・・・・・・抵抗器。
・・・・・ＮチャンネルＭＯ８）ランジスタ、８，１１
・・・・・・コンデンサ、９・・・・・・抵抗器。
第１図
晃２凶
Claims (1)
- 論理ゲート回路の出力端子に抵抗器を接続しさらにこの
抵抗器の他端子と接地電位との間にコンデンサを接続し
た回路構成を有し、かつ前記論理ゲート回路のオン抵抗
を前記抵抗器の抵抗値より充分小さくし、前記コンデン
サの容量をこの論理ゲート回路の出力浮遊容量に比べ充
分大きな容量で構成したことを特徴とした遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006971A JPS61166219A (ja) | 1985-01-18 | 1985-01-18 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006971A JPS61166219A (ja) | 1985-01-18 | 1985-01-18 | 遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61166219A true JPS61166219A (ja) | 1986-07-26 |
Family
ID=11653083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006971A Pending JPS61166219A (ja) | 1985-01-18 | 1985-01-18 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166219A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217820A (ja) * | 1987-03-06 | 1988-09-09 | Nec Corp | Ｃｍｏｓ遅延回路 |
| JPH04298492A (ja) * | 1991-03-25 | 1992-10-22 | Nippon Steel Corp | 薄鋼帯の棚卸し方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53106532A (en) * | 1977-02-28 | 1978-09-16 | Toshiba Corp | Logic circuit |
| JPS57133712A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Constituting method of delay circuit in master slice ic |
-
1985
- 1985-01-18 JP JP60006971A patent/JPS61166219A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53106532A (en) * | 1977-02-28 | 1978-09-16 | Toshiba Corp | Logic circuit |
| JPS57133712A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Constituting method of delay circuit in master slice ic |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217820A (ja) * | 1987-03-06 | 1988-09-09 | Nec Corp | Ｃｍｏｓ遅延回路 |
| JPH04298492A (ja) * | 1991-03-25 | 1992-10-22 | Nippon Steel Corp | 薄鋼帯の棚卸し方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63112893A (ja) | 半導体集積回路 | |
| JPS6161295B2 (ja) | ||
| JPH04242317A (ja) | レベル変換回路 | |
| CN115459727A (zh) | 伪电阻电路、rc滤波电路、电流镜电路及芯片 | |
| JPS61166219A (ja) | 遅延回路 | |
| US7498859B2 (en) | Driving device using CMOS inverter | |
| JPH04162820A (ja) | 電源投入リセット回路 | |
| JPS62214716A (ja) | Ｃｍｏｓ可変遅延線 | |
| JPS62103719A (ja) | 基準電圧発生回路 | |
| JP3134335U (ja) | 遅延回路 | |
| US20040145389A1 (en) | High speed current mode NOR logic circuit | |
| JPS61157113A (ja) | フリツプフロツプ回路 | |
| JPS63217820A (ja) | Ｃｍｏｓ遅延回路 | |
| JPS5927125B2 (ja) | パルス発生回路 | |
| JPH09135157A (ja) | パワーオンリセット回路 | |
| JPS63250911A (ja) | 半導体集積回路装置 | |
| JPS61269530A (ja) | 相補型ｍｏｓインバ−タ回路 | |
| JPH04301921A (ja) | インバータ回路 | |
| JPH0286213A (ja) | アナログスイッチ回路 | |
| JPS62293812A (ja) | 半導体集積回路装置 | |
| JPS5979632A (ja) | ラツチ回路 | |
| JPS59116053A (ja) | 電池電圧低下検出回路 | |
| JPS61162895A (ja) | センスアンプ回路 | |
| JPS61230358A (ja) | 半導体記憶装置 | |
| JPS6249440A (ja) | キヤリ生成回路 |