JPS61176205A - 演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明ＩＪ、演算増幅器に関するものである。

公知のように、演算増幅器は、その固有の特性、多様性
、および構成によって、および他の］ンボーネン１〜と
の接続によって異なる、出力信号の特徴を与える可能性
のために、電子工学の様々な分野において大規模に応用
される。

典型的な（反転）構成は、第１図に示され、演算増幅器
１は、その非反転入力に電圧■１−を有し、電圧Ｖ。で
あるその出力は、抵抗器Ｒ２を介して増幅器１の反転入
力にフィードバックされ、かつ入力信号ＶＩＮは、抵抗
器Ｒ１を介してその反転入力に印加される。そのような
演算増幅器は、演篩増幅器自体に対する固有の要因によ
って限定される電圧レンジ内で、はぼ線形作用を有する
。

しかしむがら、随意に選択される設定値の間で、出力レ
ンジを限定することが時には望ましい。

出力レンジの限界を達成するために、先行の回路は、フ
ィードバック抵抗器と並列に、１対の逆並列ツェナダイ
オードを配置するという解決策をしばしば採用する。

したがって、出力電圧がツェナ降伏電圧より低い間は、
ツェナは、介入甘ず、かつ演算増幅器は、正常に働く。

一方、出力電圧が、どちらかのツェナの降伏電圧を越え
る傾向があるとぎ、これは降伏を受け、それによってフ
ィードバック回路網は、利得を減じ、かつツ■す降伏値
まで出力電圧限界を下げる低いインピーダンスを有する
。

しかしながら、この方法は、いくつかの欠点がある。

特定的に、限界電圧、または出力レンジの電圧を正確に
ヒツトすることは、２つの異なる理由のために、可能で
はない。

まず、ツ■すを利用するとき、限界電圧は、離散値のみ
有し、かつ偶然的な必要によって、連続して変えられな
い。

さらに、限界電圧は、ダイオードを製造する際の、降伏
電圧の拡がりのために正確にセットされず、かつ温度に
伴なうドリフトのために、一定ではない。

公知の回路の解決策は、温度に伴なうツェナ降伏電圧の
ドリフトを減じる傾向にあるが、そのような解決策では
、第１の問題を解決することができず、電圧限界の正確
なセットができず、かつ一方、増幅器にかなりの回路の
複雑さが取入れられ、これらは明らかな欠点である。

この状況に鑑み、この発明の目的は、先行の増幅器で出
くわす問題を解決することができる演算増幅器を提供す
ることであり、特定的に、出力電圧レンジの極限値は、
この離散値に限定されることなく、正確にセットされる
。

上述の目的の中で、概念が簡単で、かつこの分野で一般
に使用される製造技術を用いてたやすく製造される、演
算増幅器を提供することがこの発明の特定的な目的であ
る。

この発明の主たる目的は、動作において最大限の信頼性
を与えることができる、改良された演算増幅器を提供づ
−ることである。

上述の目的、および以下で明らかになるこれらおよび伯
の目的は、この発明によって、差動入力段および利得出
力段を有する演算増幅器によるでなしとげられ、演算増
幅器は、少なくとも、前記利得段の出力に接続される第
１入力、および基準−６＝ 電位での第２入力対、ならびに前記利得段の出力が、前
記基準電位Ｊ、り絶対値で低いとぎ、前記入力段に干渉
しないように、Ｍｉｉ記入力段に接続される出力を有Ｊ
る第２差動段を含むことを特徴とし、かつ前記利得段の
出力が、前記入力段の入力に現われる信号にかかわらず
、前記基準電位に等しいとき、演算増幅器によって、前
記入力段が除去され、かつ前記第２芹動段と回換えられ
る。

ざらに他の特徴おｊ、び利点は、図解によって示され、
しかも添付の図面に限定されない、好ま１ノい、しかも
限定的でない実施例の次の説明からより明らかどなろう
。

第１図は、たとえば第２図のグラフによって、出ノＪレ
ンジの限界が所望される、従来の演算増幅器のブロック
図を示し、出力電圧Ｖ。は、Ｖ　ｌ。

ＶＲＥｌの値とＶ＋−４−Ｖａ　Ｅ　ｒ　（７）値との
間に限定される。

この発明によって、出力段のこの作用を１ｑるために、
従来の演算増幅器段１−（典型的に、縦続接続された入
力差動段１０および出力和１ｑ段１１を含むものとして
、第３図に示される）は、２つの付加的な差動段］２お
よび１３を右する。

特定的に、差動段１２は、基準電位（たとえばＶＲＥＦ
）に接続される入力、および出力段１１の出力Ｖ。に接
続される他の入力を有する。

同様に、差動段１３は、第２基準電位−ＶＲＥ、に接続
される入力、および出力利得段１１の出力Ｖ。に接続さ
れる第２入力を有する。

差動段１２および１３の出力は、増幅器の差動段１０に
接続され、かつ出力電圧Ｖ。が、基準電圧によって規定
されるレンジ内にある（差動段１０の非反転入力に現わ
れる電圧Ｖ、を意味する）とき、動作に干渉しないよう
に、かつ出力電圧Ｖ。が、基ｔ％雷電圧ＲＥＦまたは−
■、εＦに達するとき、（利得段１１への入力に、差動
段１２または１３の出力電圧を供給する）差動段１０を
不能化し、かつ電気的に囮換えるように、増幅器を制御
する。

それゆえに、そのような置換に従って、演算増幅器は、
差動段（１２または１３）、おＪ：び全体的に（電圧−
フォロア構成で）フィードバックされる利得段１１から
構成され、それゆえに、この利得段１１は、その度に動
作するその差動段１２または１３に印加される基準電圧
を、出力に保持する。

第３図のブロック図は、第４図に示されるように、回路
で構成される。

特定的に、この図面では、演算増幅器段１′および差動
段１２または１３は、破線で取囲まれて、明らかにされ
ている。

詳細に、演算増幅器段１′は、電流源Ｉによってバイア
スされる結合エミッタを有づる、１対の１〜ランジスタ
２１および２２を含む。

トランジスタ２１のベースは、演算増幅器の反転入力を
表わし、一方トランジスタ２２のベースは、演算増幅器
の非反転入力を表わす。

増幅器２１のコレクタは、ダイオード２３に接続され、
一方トランジスタ２２のコレクタは、ベースでダイオー
ド２３のアノードに接続され、かつまたコレクタで１−
ランジスタ２５およびコンデンザ２６に接続されるトラ
ンジスタ２４のコレクタに接続される。

演算増幅器は、トランジスタ２７．２８および３０、ダ
イオード２９、および電流源によって完成される。

この配置は、当業者に周知であり、それ以上説明を要し
ない。

差動段１２および１３に関しては、従来のタイプであり
、かつ各々は、エミッタ結合され、かつ電流１２１によ
ってバイアスされる、１対のトランジスタを有づる。

特に、差動段１３のトランジスタ３１は、接地されるコ
レクタを有し、一方そのベースは、第１基準電位、特定
的には−ＶｚＥｒに置がれる。

差動１３を形成する対の第１トランジスタ３２は、出力
電圧Ｖ。で、ベースにおいて制御され、一方そのコレク
タは、トランジスタ２１のコレクタ、およびダイオード
２３のアノード、ならびにトランジスタ２４のベースに
接続される。

差動段１２の１〜ランジスタ３３はまた、接地さ一］　
〇− れるコレクタ、およびトランジスタ３２のベース、およ
び利得段の出力、およびそれゆえに増幅器そのものに接
続されるベースを有する。

差動増幅器１２を形成する対の他のトランジスタ３４は
、第２基準電位ＶＲＥＦに置かれるベースを右（）、一
方そのコレクタは、段１′の、トランジスタ２２おＪ：
びトランジスタ２４のコレクタ、トランジスタ２５のベ
ース、およびコンデンサ２６に接続される。

この接続のために、出力電圧Ｖ。が−Ｖ、［「とＶＩＩ
ＥＦ内にある間は、トランジスタ３２おＪ、び３４は、
既存のバイアスの後、スイッチを切られ、かつトランジ
スタ３１および３３は、ソース２Ｉによって供給される
バイアス電流を接地に放電するので、差動１２および１
３からなるリミツタ段は、不活性である。

出力電圧がＶ、【「の上限値に近づくと仮定する。

限界電圧に達Ｊるとすぐ、１〜ランジスタ３４はまた、
順方向にバイアスされ、かつ導通し始め、かつ出力電圧
Ｖ。がさらに増加し、かつＶＲＥＦより大きい５０５０
−６Ｏに達づれば、トランジスタ３３は、オフに切り換
わり、かつトランジスタ３４は、入力差動段を介してバ
イアス電流２１を伝導する。

この状態では、差動１２は、入力差動を排除し、かつそ
れ自体、演算増幅器のための制御差動を形成Ｊる。

この段階では、１対の１〜ランジスタ２１および２２か
らなる入力差動は、第５図の等価回路で描かれるように
、値■を有する一定の電流を吸収する電流源によって表
わされ、実際に、最初の入力差動段（トランジスタ２１
および２２によって形成される）は、８４０と置換えら
れでおり、かつ差動１３は、無視されていて、この段階
で作用しなくなる。

このような排除、および差動１２による機能的な置換え
の後、等価回路（第５図に示される）は、明らかに演算
増幅器の回路であり、差動段は、トランジスタ３３およ
び３４から構成され、かつその回路は明らかに全体的に
フィードバックされ、非反転入力に電圧ＶｉＥｒを有づ
る。その結果、その回路は、ＶＲＥＦに等しい一定の電
圧（電圧Ｖ、を意味する）を出力する。

出力電圧ｖ０が−ＶｉＥｒの値まで下がる場合に、類似
の作用が生じる。その場合、実際に、トランジスタ２１
および２２から形成される差動は、排除され、かつ差動
１３で置換えられ、第５図の回路に等しいが、球茎電圧
は−ＶＩＩＥＦに等しく、その−Ｖ＋＋Ｅｒは、またそ
れゆえに一定の出力電圧を表わすという違いがある等価
回路を得る。

前述の説明から見られるように、この発明は、述べられ
た目的を十分なしとげる。

実際に、演算増幅器は、極限値＋ｖａｉｒ、−ＶＲＥ　
ｒを適当に選択することによって、２つの値の間で随意
に限定される出力レンジを実現している。

もちろん、２つの限界値が同一の、かつ向かい合った符
号であるように描かれたこの場合は、例にすぎず、かつ
出力電圧の上限および下限は、演算増幅器の非反転入力
での電圧Ｖ＋　について非対称であってもよい。

さらに、この発明による演算増幅器は、非常に簡単にか
つ容易に製造され、特定的に、困難な（一体化されても
よい。

この発明は、多くの変更を受けやすく、そのすべては、
この発明の概念の範囲内にある。

特定的に、出力電圧の上限または下限が所望さえされれ
ば、例に示される２つの限界差動段の代わりに、１つの
限界差動段を配置するだけで十分である。

さらに、詳細のすべてを、技術的な均等物で置換えても
よい。

【図面の簡単な説明】

第１図は、従来の演算増幅器の同等の電気図を、反転構
成で示す。 第２図は、この発明ににる、演算増幅器で得られる入力
電圧に対する出力電圧を示す。 第３図は、この発明による、演算増幅器の同等のブロッ
ク図を示す。 −１４＝ 第４図は、この発明による、増幅器の同等の電気図を示
す。 第５図は、出力範囲限界の後の動作状態のＩ−めの、第
４図の増幅器の同等の電気図を示づ。 図において、１２および１３は差動段、２３および２９
はダイオード、２６はコンデンサ、２１．２２．２４．
２５．２７．２８．３０ないし３４はトランジスタであ
る。

Claims (3)

【特許請求の範囲】
1. （１）互いに縦続接続される第１差動段（１０）、およ
   び利得段（１１）を有する演算増幅器であって、前記利
   得段（１１）の出力（Ｖ＿Ｏ）に接続される第１入力、
   および基準電位（Ｖ＿Ｒ＿Ｅ＿Ｆ、−Ｖ＿Ｒ＿Ｅ＿Ｆ）
   におかれる第２入力、ならびに前記第１差動段（１０）
   の出力に接続される出力を有する少なくとも１つのレン
   ジ限界差動段（１２、１３）を含み、前記レンジ限界差
   動段は、前記利得段の出力が、前記基準電位より絶対値
   で低いときに不活性であり、かつオンに切換えられ、か
   つ前記利得段に一定の電流を供給し、それによつて前記
   第１差動段は、働かないようにされ、かつ前記利得段は
   、前記利得段の出力が前記基準電位と等しいときに、前
   記基準電位に等しい一定の出力に維持されることを特徴
   とする、演算増幅器。
2. （２）第１および第２レンジ限界差動段（１３、１２）
   を備え、各々は、前記利得段（１１）の出力（Ｖ＿Ｏ）
   に接続される第１入力、および異なる基準電位（−Ｖ＿
   Ｒ＿Ｅ＿Ｆ、Ｖ＿Ｒ＿Ｅ＿Ｆ）に各々接続される第２入
   力を有し、前記基準電位（−Ｖ＿Ｒ＿Ｅ＿Ｆ、Ｖ＿Ｒ＿
   Ｅ＿Ｆ）は、演算増幅器の出力信号の上限および下限を
   形成することを特徴とする、特許請求の範囲第１項記載
   の演算増幅器。
3. （３）前記第１差動段（１０）は、結合エミッタを有す
   る第１の対のトランジスタ（２１、２２）を含み、前記
   第１の対の第１トランジスタ（２１）のコレクタは、ダ
   イオード（２３）に接続され、かつ前記第１の対の第２
   トランジスタ（２２）のコレクタは、さらに他のトラン
   ジスタ（２４）に接続され、かつ前記第１および第２レ
   ンジ限界差動段（１３、１２）は、それぞれ、結合エミ
   ッタを有する第２および第３の対のトランジスタ（３１
   、３２：３３、３４）を含み、前記第２の対の第１トラ
   ンジスタ（３１）のコレクタは、接地され、前記第２の
   対の前記第１トランジスタ（３１）のベースは、第１基
   準電位（−Ｖ＿Ｒ＿Ｅ＿Ｆ）に接続され、前記第２の対
   の第２トランジスタ（３２）のベースは、利得段（１１
   ）の出力（Ｖ＿Ｏ）に接続され、かつ前記第２の対の前
   記第２トランジスタ（３２）のコレクタは、前記第１の
   対の前記第１トランジスタ（２１）の前記コレクタに接
   続され、かつ前記第３の対の第１トランジスタ（３３）
   のコレクタは、接地され、かつ前記第３の対の前記第１
   トランジスタ（３３）のベースは、利得段（１１）の前
   記出力（Ｖ＿Ｏ）に接続され、前記第３の対の第２トラ
   ンジスタ（３４）のベースは、第２基準電位（＋Ｖ＿Ｒ
   ＿Ｅ＿Ｆ）に接続され、かつ前記第３の対の前記第２ト
   ランジスタ（３４）のコレクタは、前記第１の対の前記
   第２トランジスタ（２２）の前記コレクタに接続される
   ことを特徴とする、特許請求の範囲第１項または第２項
   記載の演算増幅器。