JPS61198309A - 磁気ヘツド位置決め回路 - Google Patents
磁気ヘツド位置決め回路Info
- Publication number
- JPS61198309A JPS61198309A JP3843685A JP3843685A JPS61198309A JP S61198309 A JPS61198309 A JP S61198309A JP 3843685 A JP3843685 A JP 3843685A JP 3843685 A JP3843685 A JP 3843685A JP S61198309 A JPS61198309 A JP S61198309A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- speed reference
- reference information
- magnetic head
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Moving Of Head For Track Selection And Changing (AREA)
- Control Of Position Or Direction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ｒｉ１気ディスク装置に使用される磁気ヘッ
ド位置決め回路に関する。
ド位置決め回路に関する。
発明の概要
本発明は、目標トラックまでの距離に応じてあらかじめ
定められた曲線に従って変化する速度基準信号によって
磁気ヘッドの速度制御を行なうサーボ閉ループを有する
磁気ディスク装置において、 複数の速度基準情報を保有させた速度基準情報発生回路
と、 磁気ヘッドの移動速度が上記速度基準情報発生回路の出
力値に達するまでの時間を検出する加速所要時間検出回
路と、 該加速所要時間検出回路の出力に応じ前記速度基準情報
発生回路の保有する複数の速度基準情報のうちの１つを
選択する速度基準情報選択回路とを備えて、 磁気ヘッドが基準速度に達するまでの加速時間に応じて
減速時の速度カーブを変化させるようした磁気ヘッド位
置決め回路である。電源電圧の変動等の外部要因変動に
対して適応した速度制御を行なうことによりトラック移
動時間を最小限に短縮することができる。
定められた曲線に従って変化する速度基準信号によって
磁気ヘッドの速度制御を行なうサーボ閉ループを有する
磁気ディスク装置において、 複数の速度基準情報を保有させた速度基準情報発生回路
と、 磁気ヘッドの移動速度が上記速度基準情報発生回路の出
力値に達するまでの時間を検出する加速所要時間検出回
路と、 該加速所要時間検出回路の出力に応じ前記速度基準情報
発生回路の保有する複数の速度基準情報のうちの１つを
選択する速度基準情報選択回路とを備えて、 磁気ヘッドが基準速度に達するまでの加速時間に応じて
減速時の速度カーブを変化させるようした磁気ヘッド位
置決め回路である。電源電圧の変動等の外部要因変動に
対して適応した速度制御を行なうことによりトラック移
動時間を最小限に短縮することができる。
従来技術
従来、磁気ディスク装置においては、磁気ヘッドを目標
トラックへ移動させる際は、目標トラックまでの距離に
応じてあらかじめ定められた曲線に従って変化する速度
基準信号に従うように速度制御を行ない、目標トラック
の直前で、磁気ヘッドを目標トラック上に保持するため
の位置制御に切替えるサーボ閉ループが用いられている
。
トラックへ移動させる際は、目標トラックまでの距離に
応じてあらかじめ定められた曲線に従って変化する速度
基準信号に従うように速度制御を行ない、目標トラック
の直前で、磁気ヘッドを目標トラック上に保持するため
の位置制御に切替えるサーボ閉ループが用いられている
。
第４図は従来の磁気ヘッド位置決め回路の一例を示すブ
ロック図であり、アナログ減算回路３によってスピード
検出回路ｌの出力するスピード検出信号６と速度基準信
号発生回路５の出力する速度基準信号８の差をとって加
減速信号９として出力し、加減速信号９によってパワー
アンプ４を駆動する。ディファレンスカウンタ２は、磁
気ヘッドと目標トラックまでの距ｌ＃（トラック数）に
よって初期設定され、磁気ヘッド位置決め機構がトラッ
クを通過するごとに減算されて、常に目標トラックまで
の残りトラック数を示している。速度基準信号発生回路
５は、第３図（Ａ）に点線で示すように、目標トラック
までの距ｌｌＩＣ残りトラック数）に応じてあらかじめ
定められた曲線に従う速度基準信号８を発生する。従っ
て、磁気ヘッドの移動速度と上記速度基準信号の差に応
じた加減速信号９がパワーアンプ４に供給され、パワー
アンプ４の出力によってボイスコイルモータの速度が上
記速度基準信号に従うように制御される。
ロック図であり、アナログ減算回路３によってスピード
検出回路ｌの出力するスピード検出信号６と速度基準信
号発生回路５の出力する速度基準信号８の差をとって加
減速信号９として出力し、加減速信号９によってパワー
アンプ４を駆動する。ディファレンスカウンタ２は、磁
気ヘッドと目標トラックまでの距ｌ＃（トラック数）に
よって初期設定され、磁気ヘッド位置決め機構がトラッ
クを通過するごとに減算されて、常に目標トラックまで
の残りトラック数を示している。速度基準信号発生回路
５は、第３図（Ａ）に点線で示すように、目標トラック
までの距ｌｌＩＣ残りトラック数）に応じてあらかじめ
定められた曲線に従う速度基準信号８を発生する。従っ
て、磁気ヘッドの移動速度と上記速度基準信号の差に応
じた加減速信号９がパワーアンプ４に供給され、パワー
アンプ４の出力によってボイスコイルモータの速度が上
記速度基準信号に従うように制御される。
発明が解決しようとする問題点
上述の従来回路は、電源電圧の変動やボイスコイルモー
タの力定数（単位電流当りの発生力）のばらつき等によ
って減速力が小さくなった場合は、第３図（Ｂ）に示す
ように、スピード検出信号６が所定の減速カーブに従っ
て減速することができず、従ってｍ気ヘッドを目標トラ
ック上に正しく移動させることができなくなるという欠
点がある。
タの力定数（単位電流当りの発生力）のばらつき等によ
って減速力が小さくなった場合は、第３図（Ｂ）に示す
ように、スピード検出信号６が所定の減速カーブに従っ
て減速することができず、従ってｍ気ヘッドを目標トラ
ック上に正しく移動させることができなくなるという欠
点がある。
最低の減速力の場合でも免分追従できるように余裕を持
った速度基準信号を決定することも可能であるが、その
場合は早くから高速走行を停止して減速領域に入るよう
にしなければならないためトラック移動時間が長くなる
。
った速度基準信号を決定することも可能であるが、その
場合は早くから高速走行を停止して減速領域に入るよう
にしなければならないためトラック移動時間が長くなる
。
本発明は、上述の従来の欠点を解決し、外部要因の変動
に適応した速度制御を行なうことができるようにするも
のである。
に適応した速度制御を行なうことができるようにするも
のである。
問題点を解決するための手段
本発明の磁気ヘッド位置決め回路は。
目標トラックまでの距離に応じてあらかじめ定められた
曲線に循って変化する速度基準信号によって磁気ヘッド
の速度制御を行なうサーボ閉ループを有する磁気ディス
ク装置において、複数の速度基準情報群を保有させた速
度基準情報発生回路と、 磁気ヘッドの移動速度が上記速度基準情報発生回路の出
力値に達するまでの時間を検出する加速所要時間検出回
路と、 該加速所要時間検出回路の出力に応じて前記速度基準情
報発生回路の保有する複数の速度基準情報のうちの１つ
を選択する速度基準情報選択回路とを備えて。
曲線に循って変化する速度基準信号によって磁気ヘッド
の速度制御を行なうサーボ閉ループを有する磁気ディス
ク装置において、複数の速度基準情報群を保有させた速
度基準情報発生回路と、 磁気ヘッドの移動速度が上記速度基準情報発生回路の出
力値に達するまでの時間を検出する加速所要時間検出回
路と、 該加速所要時間検出回路の出力に応じて前記速度基準情
報発生回路の保有する複数の速度基準情報のうちの１つ
を選択する速度基準情報選択回路とを備えて。
磁気ヘッドが基準速度に達するまでの加速時間に応じて
減速時の速度カーブを変化させるようにしている。
減速時の速度カーブを変化させるようにしている。
発明の実施例
次に、本発明について、図面を参照して詳細に説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
すなわち、複数の速度基準情報を保有させた速度基準情
報発生回路１３と、磁気ヘッドの移動速度が上記速度基
準情報発生回路１３の出力値に達するまでの時間を検出
する加速所要時間検出回路１１と、該加速所要時間検出
回路１１の出力に応じ前記速度基準情報発生回路１３の
保有する複数の速度基準情報のうちの１つを選択する速
度基準情報選択回路１２とを備えており、速度基準情報
発生回路１３の出力する速度基準情報１７は、速度基準
信号発生回路１４によってアナログの速度基準信号８に
変換してアナログ減算回路３に供給する。アナログ減算
回路３は、スピード検出回路１が出力するスピード検出
信号６と速度基準信号８との差をとって加減速信号９と
してパワーアンプ４に供給する。アナログ減算回路３の
出力する加減速信号９は、加速所要時間検出回路１１に
も入力させる。加速所要時間検出回路１１はスピード検
出信号６が速度基準信号８に達するまでの時間を検出し
て加速所要時間信号１５を出力する。
報発生回路１３と、磁気ヘッドの移動速度が上記速度基
準情報発生回路１３の出力値に達するまでの時間を検出
する加速所要時間検出回路１１と、該加速所要時間検出
回路１１の出力に応じ前記速度基準情報発生回路１３の
保有する複数の速度基準情報のうちの１つを選択する速
度基準情報選択回路１２とを備えており、速度基準情報
発生回路１３の出力する速度基準情報１７は、速度基準
信号発生回路１４によってアナログの速度基準信号８に
変換してアナログ減算回路３に供給する。アナログ減算
回路３は、スピード検出回路１が出力するスピード検出
信号６と速度基準信号８との差をとって加減速信号９と
してパワーアンプ４に供給する。アナログ減算回路３の
出力する加減速信号９は、加速所要時間検出回路１１に
も入力させる。加速所要時間検出回路１１はスピード検
出信号６が速度基準信号８に達するまでの時間を検出し
て加速所要時間信号１５を出力する。
本実施例では、パワーアンプ４の電源電圧、ボイスコイ
ルモータの力定数等の変動によって、設計値とは相違し
た真の駆動力を知るために、加速開始から一定の速度に
加速されるまでに要する加速所要時間、すなわち第３図
（Ａ）におけるスピード検出信号６が速度基準信号８に
交わるまでの時間Ｔを加速所要時間検出回路１１によっ
て検出する。
ルモータの力定数等の変動によって、設計値とは相違し
た真の駆動力を知るために、加速開始から一定の速度に
加速されるまでに要する加速所要時間、すなわち第３図
（Ａ）におけるスピード検出信号６が速度基準信号８に
交わるまでの時間Ｔを加速所要時間検出回路１１によっ
て検出する。
速度基準情報選択回路１２は加速所要時間信号１５が、
例えば８段階に区分されたどの時間帯に入っているかを
検出し、段階に応じた速度基準情報選択信号１６を速度
基準情報発生回路１３に出力する。
例えば８段階に区分されたどの時間帯に入っているかを
検出し、段階に応じた速度基準情報選択信号１６を速度
基準情報発生回路１３に出力する。
速度基準情報発生回路Ｉ３は、上記速度基準情報選択信
号１６によって例えば８種類の速度基準信号群のうちの
１つを選択し、ディファレンスカウンタ２の出力するデ
ィファレンスカウント値７に応じて速度基準信号１７を
出力して速度基準信号発生回路１４に供給する。
号１６によって例えば８種類の速度基準信号群のうちの
１つを選択し、ディファレンスカウンタ２の出力するデ
ィファレンスカウント値７に応じて速度基準信号１７を
出力して速度基準信号発生回路１４に供給する。
第２図は、上記加速所要時間検出回路１１．速度基準情
報選択回路１２．速度基準情報発生回路１３゜速度基準
信号発生回路１４等の具体的な構成例を示すブロック図
である。フリッププロップ３１を加速開始信号３８によ
ってセットし、加速完了信号３Ｓによってリセットする
ようにしておき、カウンタ３２はフリップフロップ３１
の出力４０がアクティブの間クロック４１を計数する。
報選択回路１２．速度基準情報発生回路１３゜速度基準
信号発生回路１４等の具体的な構成例を示すブロック図
である。フリッププロップ３１を加速開始信号３８によ
ってセットし、加速完了信号３Ｓによってリセットする
ようにしておき、カウンタ３２はフリップフロップ３１
の出力４０がアクティブの間クロック４１を計数する。
フリップフロップ３１の出力４０がインアクティブにな
ったときのカウンタ値４２をレジスタ３３に記憶させて
おく、レジスタ３３は、上記記憶値を加速所要時間信号
４３として出力する。上記フリップフロップ３１とカウ
ンタ３２とレジスタ３３で加速所要時間検出回路１１を
構成する。
ったときのカウンタ値４２をレジスタ３３に記憶させて
おく、レジスタ３３は、上記記憶値を加速所要時間信号
４３として出力する。上記フリップフロップ３１とカウ
ンタ３２とレジスタ３３で加速所要時間検出回路１１を
構成する。
ディジタルコンパレータ３４は、加速所要時間信号４３
を８種類の値と比較して、比較結果信号４４をエンコー
ダ３５に出力する。エンコーダ３５は、比較結果信号４
４を例えば３ビツトの速度基準情報選択信号４５に変換
して読出し専用メモリ３Ｂの上位アドレス信号として出
力する。すなわち、ディジタルコンパレータ３４とエン
コーダ３５で速度基準情報選択回路１２を構成している
。
を８種類の値と比較して、比較結果信号４４をエンコー
ダ３５に出力する。エンコーダ３５は、比較結果信号４
４を例えば３ビツトの速度基準情報選択信号４５に変換
して読出し専用メモリ３Ｂの上位アドレス信号として出
力する。すなわち、ディジタルコンパレータ３４とエン
コーダ３５で速度基準情報選択回路１２を構成している
。
読出し専用メモリ３６は、上記速度基準情報選択信号４
５を上位アドレスとし、ディファレンスカウンタ値４６
を下位アドレスとする読出し専用メモリであり、速度基
準情報選択信号４５の上位アドレスによって指定される
各エリアには、それぞれに対応した速度基準情報群があ
らかじめ記憶させてあり、それらの下位アドレスには、
ディファレンスカウンタ値４６に応じてあらかじめ定め
られた曲線で変化する速度基準情報が格納されている。
５を上位アドレスとし、ディファレンスカウンタ値４６
を下位アドレスとする読出し専用メモリであり、速度基
準情報選択信号４５の上位アドレスによって指定される
各エリアには、それぞれに対応した速度基準情報群があ
らかじめ記憶させてあり、それらの下位アドレスには、
ディファレンスカウンタ値４６に応じてあらかじめ定め
られた曲線で変化する速度基準情報が格納されている。
従って、読出し専用メモリ３６は、速度基準情報選択信
号４５で指定された速度基準情報群のデータをディファ
レンスカウンタ値４８の変化に対応させて速度基準情報
４７として出力する。すなわち、読出し専用メモリ３６
は、速度基準情報発生回路１３を構成する。デジタル・
アナログ変換回路３７は速度基準情報４７をアナログの
速度基準信号４８に変換して出力する速度基準信号発生
回路１４を構成する。
号４５で指定された速度基準情報群のデータをディファ
レンスカウンタ値４８の変化に対応させて速度基準情報
４７として出力する。すなわち、読出し専用メモリ３６
は、速度基準情報発生回路１３を構成する。デジタル・
アナログ変換回路３７は速度基準情報４７をアナログの
速度基準信号４８に変換して出力する速度基準信号発生
回路１４を構成する。
第３図（Ｃ）は、本実施例のスピード検出信号６と速度
基準信号８の関係の一例を示す、この場合、１ｒＬ源電
圧が低いため、駆動力が小さくなっており、スピード検
出信号６が速度基準信号８に達するまでのメロ速所要時
間Ｔ′が長くなっている。
基準信号８の関係の一例を示す、この場合、１ｒＬ源電
圧が低いため、駆動力が小さくなっており、スピード検
出信号６が速度基準信号８に達するまでのメロ速所要時
間Ｔ′が長くなっている。
そして、このＴ′に対応する速度基準信号８′が選択さ
れて、スピード検出信号６は速度基準信号８′に沿うよ
うに制御される。駆動力は小さいが、速度基準信号８′
の減速曲線の傾斜が緩やかであるので、充分追従するこ
とができる。従って、磁気ヘッドは目標トラックの直前
までに充分減速されて、目標トラック上に安定して保持
されることができる。駆動力が大きいときは、同様にし
て減速曲線の急な速度基準信号８が選択されて、長い時
間高速走行することにより、迅速に目標トラックまで移
動する。従って、いずれの場合でも、外部要因による駆
動力の変動に適応する速度基準情報群が選択されること
により、トラック移動時間を必要最低限に短縮すること
ができ、しかも安定に動作できるという効果がある。
れて、スピード検出信号６は速度基準信号８′に沿うよ
うに制御される。駆動力は小さいが、速度基準信号８′
の減速曲線の傾斜が緩やかであるので、充分追従するこ
とができる。従って、磁気ヘッドは目標トラックの直前
までに充分減速されて、目標トラック上に安定して保持
されることができる。駆動力が大きいときは、同様にし
て減速曲線の急な速度基準信号８が選択されて、長い時
間高速走行することにより、迅速に目標トラックまで移
動する。従って、いずれの場合でも、外部要因による駆
動力の変動に適応する速度基準情報群が選択されること
により、トラック移動時間を必要最低限に短縮すること
ができ、しかも安定に動作できるという効果がある。
発明の効果
以上のように、本発明においては、外部要因による駆動
力の変化を、加速開始から所定値に達するまでの加速所
要時間によって検出し、該加速時間に応じて減速力を推
定し、該減速力で充分追従できる速度基準信号群を選択
して、速度制御するように構成したから、トラック移動
時間を必要最小限に短縮し、しかも安定に動作できると
いう効果がある。
力の変化を、加速開始から所定値に達するまでの加速所
要時間によって検出し、該加速時間に応じて減速力を推
定し、該減速力で充分追従できる速度基準信号群を選択
して、速度制御するように構成したから、トラック移動
時間を必要最小限に短縮し、しかも安定に動作できると
いう効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例の主要部分の構成例を示すブロック図、第３
図は従来および上記実施例の速度基準信号とスピード検
出信号の関係を示す図、第４図は従来の磁気ヘッド位置
決め回路の一例を示すブロック図である。 図において、１ニスピ一ド検出回路、２：ディファレン
スカウンタ、３：アナログ減算回路、４：パワーアンプ
、５：速度基準信号発生回路、６：スピード検出信号、
７：ディファレンスカウント値、８：速度基準信号、９
：加減速信号。 １１：加速所要時間検出回路、１２：速度基準情報選択
回路、１３：速度基準情報発生回路、１４：速度基準信
号発生回路、１５：加速所要時間信号、１θ：速度基準
情報選択信号、１７：速度基準情報、３１：フリップフ
ロップ、３２：カウンタ、３３：レジスタ、３４：デイ
ジタルコンパレータ、３５：エンコーダ、３６：読出し
専用メモリ、３７：デジタル・アナログ変換回路、３８
：加速開始信号、３９：加速完了信号、４０：フリップ
フロップ３１の出力、４１：クロック、４２：カウンタ
値、４３：加速所要時間信号、４４：比較結果信号、４
５：速度基準情報選択信号、４８：ディファレンスカウ
ンタ値、４７：速度基準情報、４８：速度基準信号。
上記実施例の主要部分の構成例を示すブロック図、第３
図は従来および上記実施例の速度基準信号とスピード検
出信号の関係を示す図、第４図は従来の磁気ヘッド位置
決め回路の一例を示すブロック図である。 図において、１ニスピ一ド検出回路、２：ディファレン
スカウンタ、３：アナログ減算回路、４：パワーアンプ
、５：速度基準信号発生回路、６：スピード検出信号、
７：ディファレンスカウント値、８：速度基準信号、９
：加減速信号。 １１：加速所要時間検出回路、１２：速度基準情報選択
回路、１３：速度基準情報発生回路、１４：速度基準信
号発生回路、１５：加速所要時間信号、１θ：速度基準
情報選択信号、１７：速度基準情報、３１：フリップフ
ロップ、３２：カウンタ、３３：レジスタ、３４：デイ
ジタルコンパレータ、３５：エンコーダ、３６：読出し
専用メモリ、３７：デジタル・アナログ変換回路、３８
：加速開始信号、３９：加速完了信号、４０：フリップ
フロップ３１の出力、４１：クロック、４２：カウンタ
値、４３：加速所要時間信号、４４：比較結果信号、４
５：速度基準情報選択信号、４８：ディファレンスカウ
ンタ値、４７：速度基準情報、４８：速度基準信号。
Claims (1)
- 【特許請求の範囲】 目標トラックまでの距離に応じてあらかじめ定められた
曲線に従つて変化する速度基準信号によつて磁気ヘッド
の速度制御を行なうサーボ閉ループを有する磁気ディス
ク装置において、 複数の速度基準情報群を保有させた速度基準情報発生回
路と、 磁気ヘッドの移動速度が上記速度基準情報発生回路の出
力値に達するまでの時間を検出する加速所要時間検出回
路と、 該加速所要時間検出回路の出力に応じて前記速度基準情
報発生回路の保有する複数の速度基準情報のうちの１つ
を選択する速度基準情報選択回路とを備えて、 磁気ヘッドが基準速度に達するまでの加速時間に応じて
減速時の速度カーブを変化させることを特徴とする磁気
ヘッド位置決め回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3843685A JPS61198309A (ja) | 1985-02-27 | 1985-02-27 | 磁気ヘツド位置決め回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3843685A JPS61198309A (ja) | 1985-02-27 | 1985-02-27 | 磁気ヘツド位置決め回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198309A true JPS61198309A (ja) | 1986-09-02 |
Family
ID=12525255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3843685A Pending JPS61198309A (ja) | 1985-02-27 | 1985-02-27 | 磁気ヘツド位置決め回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01263977A (ja) * | 1988-04-04 | 1989-10-20 | Magnetic Peripherals Inc | ヘッド・サーボ制御装置及びヘッド移動方法 |
-
1985
- 1985-02-27 JP JP3843685A patent/JPS61198309A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01263977A (ja) * | 1988-04-04 | 1989-10-20 | Magnetic Peripherals Inc | ヘッド・サーボ制御装置及びヘッド移動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4031443A (en) | Apparatus for positionally controlling a movable head assembly | |
| US4622604A (en) | Magnetic head controlling apparatus | |
| KR910005647B1 (ko) | 광 디스크 구동 장치 | |
| US4636883A (en) | Magnetic head control apparatus | |
| US4351044A (en) | Recording system using disk-shaped recording medium | |
| US5001578A (en) | Method and system for controlling disk recording and reproduction apparatus for reduced power consumption | |
| US4833372A (en) | Control circuit for electric motor | |
| JPH0256749B2 (ja) | ||
| JPS61198309A (ja) | 磁気ヘツド位置決め回路 | |
| US4607355A (en) | Drive system | |
| JPH01267877A (ja) | 光ディスクの光スポット移動装置 | |
| JPH0135338Y2 (ja) | ||
| JPH0233731A (ja) | 光ディスク装置 | |
| JP2878901B2 (ja) | 直流サーボモータ制御回路 | |
| JPH0727680B2 (ja) | モ−タ制御回路 | |
| JPH01303679A (ja) | 磁気ディスク装置 | |
| KR100506461B1 (ko) | Dvd고속시크방법 | |
| JPS59186176A (ja) | 磁気デイスク装置 | |
| KR900006675B1 (ko) | 광 디스크 장치에서의 픽업 이송제어회로 | |
| JPS5853727Y2 (ja) | 自動検索装置 | |
| JPH0243271B2 (ja) | ||
| JP2751519B2 (ja) | 光ディスク装置のアクセス制御回路 | |
| JP2944047B2 (ja) | 光ディスク装置のアクセス制御回路 | |
| JP2652981B2 (ja) | 光学式記録再生装置 | |
| JPS6139985A (ja) | 磁気ヘツドの速度制御回路 |