JPS61210669A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61210669A JPS61210669A JP60051956A JP5195685A JPS61210669A JP S61210669 A JPS61210669 A JP S61210669A JP 60051956 A JP60051956 A JP 60051956A JP 5195685 A JP5195685 A JP 5195685A JP S61210669 A JPS61210669 A JP S61210669A
- Authority
- JP
- Japan
- Prior art keywords
- film
- base region
- sio2
- region
- si3n4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052681 coesite Inorganic materials 0.000 abstract description 11
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 11
- 229910052682 stishovite Inorganic materials 0.000 abstract description 11
- 229910052905 tridymite Inorganic materials 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にバイポーラ
トランジスタのベース領域の形成に関する。
トランジスタのベース領域の形成に関する。
従来、この種のバイポーラトランジスタの形成は、第３
図に示すように、コレクタとして動作するシリコン基板
４１上の５ｉ０２層４３に開孔部を設け、との開孔部を
介してイオン注入又は熱拡散により基板４１の導伝型と
異なる導伝型の不純物を導入してベース領域４２を形成
し、このベース領域４２に形成される薄い８ ｉ０意層
４４に開孔を設け、との開孔を介してイオン注入又は熱
拡散により基板４１と同じ導電型のエミッタ領域４５を
形成し、しかる後ベース領域４２上の薄い８ ｉ０２層
４４に開孔を設け、エミッタ領域４５上の開孔とともに
ベースおよびエミッタの電極４６を被着していた。
図に示すように、コレクタとして動作するシリコン基板
４１上の５ｉ０２層４３に開孔部を設け、との開孔部を
介してイオン注入又は熱拡散により基板４１の導伝型と
異なる導伝型の不純物を導入してベース領域４２を形成
し、このベース領域４２に形成される薄い８ ｉ０意層
４４に開孔を設け、との開孔を介してイオン注入又は熱
拡散により基板４１と同じ導電型のエミッタ領域４５を
形成し、しかる後ベース領域４２上の薄い８ ｉ０２層
４４に開孔を設け、エミッタ領域４５上の開孔とともに
ベースおよびエミッタの電極４６を被着していた。
かかる従来のベース領域４２の形成方法では、イオン注
入又は熱拡散のマスクとなる充分に厚い５ｉ０４膜４３
を開孔してベース形成用のマスクとしていたため、ベー
ス領域４２の形成後の薄いＳｉ０雪膜４４との間の段差
が大きくなるので、後工程のエミッタ領域４５を形成す
るための開孔をあける際、フォトレジスト膜厚が段差の
内側で厚くなるという現象が生じていた。このことは、
特に高周波で動作するバイホー２トランジスタにおいて
はエミッタ領域４５の幅が１μｍ以下となる素子におい
て問題があった。すなわち、フォトレジストのパターン
を形成する工程では、フォトレジストの膜厚に応じて紫
外線照射量を加減しているが、素子の領域内でレジスト
膜厚が厚い部分があると実効的に照射量不足となるため
、エミッタ領域形成用のフォトレジストが開孔できない
という欠点があった。
入又は熱拡散のマスクとなる充分に厚い５ｉ０４膜４３
を開孔してベース形成用のマスクとしていたため、ベー
ス領域４２の形成後の薄いＳｉ０雪膜４４との間の段差
が大きくなるので、後工程のエミッタ領域４５を形成す
るための開孔をあける際、フォトレジスト膜厚が段差の
内側で厚くなるという現象が生じていた。このことは、
特に高周波で動作するバイホー２トランジスタにおいて
はエミッタ領域４５の幅が１μｍ以下となる素子におい
て問題があった。すなわち、フォトレジストのパターン
を形成する工程では、フォトレジストの膜厚に応じて紫
外線照射量を加減しているが、素子の領域内でレジスト
膜厚が厚い部分があると実効的に照射量不足となるため
、エミッタ領域形成用のフォトレジストが開孔できない
という欠点があった。
本発明によれば、シリコン基板上に第１の５ｉｎ２とＳ
ｉ３ Ｎ４を順次形成し、ベース領域形成用の開孔を
これら第１のＳｉ０２と５ｉｓＮ４とに設け、次にイオ
ン注入又は、熱拡散によりシリコン基板にベース領域を
形成し、その後、熱酸化によってベース領域上に選択的
に第１のＳｉｎｇと同じ膜厚の第２のＳ ｉＯｚを形成
し、しかる後、この第２のＳｉ０２にエミッタ形成用の
開孔を設け、このエミッタ形成用の開孔を介して不純物
を導入してエミッタ領域を形成する半導体装置の製造方
法を得る。
ｉ３ Ｎ４を順次形成し、ベース領域形成用の開孔を
これら第１のＳｉ０２と５ｉｓＮ４とに設け、次にイオ
ン注入又は、熱拡散によりシリコン基板にベース領域を
形成し、その後、熱酸化によってベース領域上に選択的
に第１のＳｉｎｇと同じ膜厚の第２のＳ ｉＯｚを形成
し、しかる後、この第２のＳｉ０２にエミッタ形成用の
開孔を設け、このエミッタ形成用の開孔を介して不純物
を導入してエミッタ領域を形成する半導体装置の製造方
法を得る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
第２図（ａ） 、 （ｂ）は製造工程順に示した縦断面
である。
である。
まず、第２図（ａ）においてシリコン基板２１に５ｉＯ
ｚ膜２３とＳｉ３Ｎ４膜２４とを順に形成する。膜厚は
例えばＳ ｉＯ＋膜２膜上３００Ａ 、 Ｓｉ３Ｎ４膜
２４は１５００Ａ程度にしておく。ベース領域形成のた
めの開孔をＣＦ４系のドライエツチングを用いてＳｉｎ
、膜２３およびＳｉ３Ｎ４膜２４に開孔し、イオン注入
又は熱拡散によりベース領域２２を形成する。次に、第
２図（ｂ）に示すように、熱酸化ｌ〜、ベース領域２２
上にのみ選択的にＳ ｉ０２膜３３を形成しＳｉ３Ｎ４
膜２４のみ熱リン酸で除去する。
ｚ膜２３とＳｉ３Ｎ４膜２４とを順に形成する。膜厚は
例えばＳ ｉＯ＋膜２膜上３００Ａ 、 Ｓｉ３Ｎ４膜
２４は１５００Ａ程度にしておく。ベース領域形成のた
めの開孔をＣＦ４系のドライエツチングを用いてＳｉｎ
、膜２３およびＳｉ３Ｎ４膜２４に開孔し、イオン注入
又は熱拡散によりベース領域２２を形成する。次に、第
２図（ｂ）に示すように、熱酸化ｌ〜、ベース領域２２
上にのみ選択的にＳ ｉ０２膜３３を形成しＳｉ３Ｎ４
膜２４のみ熱リン酸で除去する。
酸化条件は９００℃でスチーム雰囲気において３５分、
１２００Ａ程度の５ｉ０２膜３３を形成すればベース領
域２２上の５ｉ０２膜２３と周辺の領域上の８ ｉ０２
膜３３の表面は同じ高さになりベース領域２２周辺での
５ｉｆｔ膜の段差が全く無視できる。
１２００Ａ程度の５ｉ０２膜３３を形成すればベース領
域２２上の５ｉ０２膜２３と周辺の領域上の８ ｉ０２
膜３３の表面は同じ高さになりベース領域２２周辺での
５ｉｆｔ膜の段差が全く無視できる。
その次に再度５ｒｓＮ＜膜３４を１５０ＯＡ成長し、こ
のＳｉ３Ｎ４膜３４と５ｉＯｚ膜３３に開孔を設けてエ
ミッタ領域２５を形成し、エミッタ及びベースコンタク
トを開孔してそこに電極２６を形成する。
のＳｉ３Ｎ４膜３４と５ｉＯｚ膜３３に開孔を設けてエ
ミッタ領域２５を形成し、エミッタ及びベースコンタク
トを開孔してそこに電極２６を形成する。
以上説明したように、本発明はベース領域を選択的に酸
化することにより素子平面を平坦化し、次のエミッタＰ
几工程での微細パターン加工が容易にできる効果がある
。又本発明によれば、ベース領域周囲に段差がないこと
から引き出し電極を用いている素子において配線の段差
部での断線が全く起こらないという信頼性の向上も効果
がある。
化することにより素子平面を平坦化し、次のエミッタＰ
几工程での微細パターン加工が容易にできる効果がある
。又本発明によれば、ベース領域周囲に段差がないこと
から引き出し電極を用いている素子において配線の段差
部での断線が全く起こらないという信頼性の向上も効果
がある。
第１図は本発明の一実施例によるバイポーラトランジス
タの縦断面図、第２図（ａ）および（ｂ）は本発明のバ
イポーラトランジスタの製造工程を示す縦断面図である
。 第３図は従来のバイポーラトランジスタの縦断面図であ
る。 ２１．４１°°゛°°゛シリコン基板、２２．４２・・
・・・・ペース領域、２３．３３．４３・・・・・・８
ｉ０２膜、２４．４４・・・・・・５ｉｓＮ４膜、２
５．４５・旧・・エミッタ領域、２６．４６・・・・・
・電極。
タの縦断面図、第２図（ａ）および（ｂ）は本発明のバ
イポーラトランジスタの製造工程を示す縦断面図である
。 第３図は従来のバイポーラトランジスタの縦断面図であ
る。 ２１．４１°°゛°°゛シリコン基板、２２．４２・・
・・・・ペース領域、２３．３３．４３・・・・・・８
ｉ０２膜、２４．４４・・・・・・５ｉｓＮ４膜、２
５．４５・旧・・エミッタ領域、２６．４６・・・・・
・電極。
Claims (1)
- 一導電型の半導体基板上に第１のＳｉＯ＿２膜とＳｉ＿
３Ｎ＿４膜とを順次形成し、これら第１のＳｉＯ＿２膜
とＳｉ＿３Ｎ＿４膜とに開孔を形成し、該開孔を介して
他の導電型の領域を形成し、該他の導電型の領域上に前
記第１のＳｉＯ＿２膜と同じ膜厚の第２のＳｉＯ＿２膜
を形成し、しかる後前記Ｓｉ＿３Ｎ＿４膜を除去するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051956A JPS61210669A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60051956A JPS61210669A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61210669A true JPS61210669A (ja) | 1986-09-18 |
Family
ID=12901320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60051956A Pending JPS61210669A (ja) | 1985-03-15 | 1985-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61210669A (ja) |
-
1985
- 1985-03-15 JP JP60051956A patent/JPS61210669A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| EP0076147A2 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JPS61210669A (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPS5961181A (ja) | 半導体装置の製造方法 | |
| JPH0257701B2 (ja) | ||
| JPS60189237A (ja) | 半導体装置の製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPS58171864A (ja) | 半導体装置 | |
| JPS5840338B2 (ja) | 半導体装置の製造法 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| JP2516429B2 (ja) | 半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH0420256B2 (ja) | ||
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH0564457B2 (ja) | ||
| JPS61154169A (ja) | 半導体装置の製造方法 | |
| JPH0685267A (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS6161546B2 (ja) | ||
| JPH04106929A (ja) | 半導体装置の製造方法 | |
| JPS6097626A (ja) | 半導体装置における微細孔の形成方法および半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPS63252483A (ja) | 半導体装置の製造方法 |