JPS6121670A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 大発明は光電変換素子を用いた光学的画像読取装置の改
良に関するものであり、更に詳細には画像読取出力の出
力インピーダンスを低下させ、高速化を容易にした画像
読取装置に関するものである。

〈発明の技術的背景とその問題〉 従来より画像を読取る素子としてはＣＣＤセンセンサＯ
５型センサ等の単結晶半導体を基板としてＩＣ技術を用
いて作成したセンサが用いられている。

しかし、これらのセンサは大面積のセンサを製造するこ
とが困難であり、通常レンズ等の光学手段によってセン
サ上に原稿を縮少結像させる方法によって読取り動作が
行なわれている。したがって上記のセンサを用いる場合
には必然的に光学系の光路長を必要とし、装置の小型化
を困難にしていると共に、高精度の位置調整を要する等
の問題点を有していた。

上記のような縮少結像型のイメージセンサの問題点に鑑
み、最近装置の小型化及び低価格化に適した密着型イメ
ージセンサが提案されている。この密着型イメージセン
サは読取原稿と同じ大きさの光電変換素子を用いて、原
稿と等倍の像をセンサ上に結像させるものであり、この
為、光路長を短くすることが出来、その結果として装置
の小型化が可能となる。

現在種々提案されている密着型イメージセンサはＣｄ５
Ｃｄ５ｅｉ晶、非晶質Ｓｅ及びＳｅ化合物。

非晶質Ｓｉ等の材料を用いて作成したものであるが、既
に提案されている密着型イメージセンサは光電変換素子
及びこの光電変換素子の走査回路をＩＣ技術を用いて一
体的に形成することが困難であり、素子数が多くなると
実装上の問題が生じて来る。

また、既に提案されている密着型イメージセンサにあっ
ては高速走査が困難であった。即ち、例れる電流をシフ
トレジスタ５の出力によって動作するアナログスイッチ
２で順次切８り換えて読み出す構成であるため、アナロ
グスイッチ２の出力容量３が並列につながることになり
、各光電変換素子１の高速走査が困難であった。例えば
１７２８素子のセンサの場合、アナログスイッチ２の各
出力容ｆｆｉ’に’ｌＰＦとすると、全体として１７２
８ＰＦの容量が加わることになる。従って負荷抵抗４が
１０にΩの場合、時定数は約２０μｓｅｃとなり、５０
ＫＨｚ程度が走査の上限周波数となる。なお第６図にお
いて６は直流電源である。

〈発明の目的〉 本発明は上記従来のイメージセンサ（画像読取装置）の
有する問題点を除去した新規な画像読取装置を提供する
ことを目的とし、この目的を達成するため、本発明の画
像読取装置は絶縁基板上に複数の受光素子を一次元或す
は二次元に配設した光電変換部と、上記の複数の受光素
子を順次走査する走査手段と、この走査手段の出方をイ
ンピーダンス変換して出方するインピーダンス変換手段
とを備えるように構成されており、このような構成によ
り、本発明は一次元あるいは二次元に光電変換素子を配
設した画像読取装置において、インピーダンス変換によ
り等測的に出力容量を低減して高速読取りが可能となる
。

く発明の実施例〉 以下、図面を参照して本発明の一実施例を詳細、に説明
する。

第１図は本発明を一次元密着型イメージセンサニ適用し
た場合の回路図、第２図は同イメージセンサの外観斜視
図である。

第１図において、−次元に配設された複数の光電変換素
子ｌ、１．・・・の一端は共に電源６に接続され、他端
はそれぞれ、シフトレジスタ５によって順次開閉制御さ
れるアナログスイッチ２，２゜・・・に′接続されてい
る。

また上記各アナログスイッチ２，２．・・・の各出力端
はノ木づつＩｎブロックに分けられ、ノ木づつの出力端
が共通接続されてインピーダンス変換回路１１，１１．
・・・に接続されている。更にインピーダンス変換回路
１１，１１．・・・の各出力端は一つにまとめて出力端
Ｖｏｕ、ｔに接続されている。なお上記のインピーダン
ス変換回路１１は第１人力端が接地され、第２人力端が
上記アナログスイ・シチ２の出力端と接続された演算増
幅器８及び該演算増幅器８のフィードバック抵抗７とに
より構成されている。

次に、第２図に示した本発明を実施した一次元密着型イ
メージセンサの製造工程について説明する。

第２図において、捷ずセラミック基板或いはガラス基板
等の絶縁基板９上に電子ビーム蒸着或いｉ−ｔスパッタ
法によってＣｒ薄膜を形成し、フォト工・ソチング法で
所定の間隔のストライプ電極を形成し、下部電極とする
。また上記下部電極と接続するようにＡノ配線２０を蒸
着及びフォトエッチングによって形成する。

次に上記の下部電極を覆うようにプラズマＣＶＤ法を用
いて非晶質シリコンを堆績させ、更にこの非晶質シリコ
ン上に電子ビーム或いはスパッタ法によってＩＴＯ薄膜
を成膜し、フォトエツチング法で線状に加工して上部電
極を形成して複数の受光素子嚢、−次元に配設した光電
変換部１とする。

また、上記のＡノ配線２０はＭＯＳトランジスタで構成
したアナログスイッチＩＣｌ０に接続されており、更に
アナログスイッチの出力端はブロック毎に一つにまとめ
られて、インピーダンス変換用演算増幅器１１に接続さ
れており、更に各インピーダンス変換用演算増幅器１１
の出力端は一つにまとめられて出力端１２として取り出
されるように構成されている。

上記の如き構成において、回路の時定数は第１図におい
て示されるアナログスイッチ出力容量３の１ブロック内
の和と演算増幅器８のフィードバック７の積で決定され
ることになる。

例えば１７２８素子を３２のブロックに分けた場合、１
つのアナログスイッチの出力容量３をＩＰＦ、フィード
バック抵抗７をＩＯＫΩとすると１時定数は１ブロック
内の出力容量の和の５４ＰＦにフィードバック抵抗値１
０にΩを乗じた値５４ＰＦＸ１０にΩ−０，５μｓｅｃ となり、約２ＭＨｚの走査が可能となる。

次に、本発明の他の実施例として二次元に光電変換素子
を配した画像読取装置について説明する。

＠３図は本発明に係る画像読取装置の他の実施例を上方
から見た平面図であり、第４図は第３図におけるＡ−Ａ
’の断面を示す図であり、この第３図及び第４図に示さ
れている二次元密着型イメージセンサの構造を製造工程
と共に説明する。

第３図及び第４図において、まずガラス基板４０上にＩ
ＴＯストライプ電極を電子ビーム蒸着或いはスパッタ法
及びフォトエツチング法によって形成し、下部電極４３
とする。次にこの下部電極４３を覆うように非晶質シリ
コン４５をプラズマＣＶＤで形成し、更にこの非晶質シ
リコン４５上に下部電極４３と直交するように上部Ａノ
ストライブ電極４２を電子ビーム蒸着及びフォトエツチ
ング法によって形成する。このとき下部電極４３から走
査回路５０に接続される配線４４も同時に形成する。

上記のようにして作成した二次元光電変換部から引き出
した端子をそれぞれ上部電極駆動用ＩＣ４１及び下部電
極駆動用ＩＣ（走査回路）５０にワイヤボンディング法
を用いて接続している。

なお、上記上部電極駆動用ＩＣ４１及び下部電極駆動用
ＩＣ５０はそれぞれ第５図に示すように主にＭＯＳ　Ｆ
ＥＴを用いたアナログスイッチ６１．６２及び順次切換
えを行なうシフトレジスタ６０によって構成され、また
アナログスイッチは２個のＦＥＴ６１．６２及びインバ
ータ６３を用いて出力端子以外を接地するように構成さ
れている。

捷た下部電極駆動用ＩＣ５０内のアナログスイッチの出
力端はそれぞれブロック毎（第３図に示す例ではＩＣ５
０、・・・毎）に一つにまとめて、ライン５１．・・・
とじて導出してインピーダンス変換部５２，５２．・・
・に接続し、インピーダンス変換部５２．・・・の出力
を一つの出力ライン５３となるように共通接続して出力
端子５４に接続している。

次に、上記のように構成された二次元画像読取装置の動
作を説明する。

上部電極４２のうちの一つの電極に上部電極駆動用ＩＣ
４１を介して電圧を印加すると同時に、下部電極４４を
下部電極駆動用ＩＣ５０によって順次スイッチングする
ことによって上部電極の一電極上の光の明暗に応じた信
号を読み出すことができる。更に上部電極４２を順次ス
イッチングすることで二次元平面の明暗像を読取ること
が出来る。

従来の画像読取装置においては、下部電極の出力をアナ
ログスイッチで選択した直後に一つの出力に捷とめてい
ただめに、上記した一次元画像読取素子と同様に信号読
み出し用のアナログスイッチの出力容量が並列に接続さ
れ、応答速度に悪い影響を与えていたが、本発明のこの
実施例において、例えば３木／鰭の密度で１４０Ｘ１０
０＝＝Ｉ（４２０本×３００本）の大きさの光電変換部
を持つ二次元画像読取装置を作成し、３００本の下部電
極を３０木づつ１０ブロックに分けて１０本の出力ライ
ン５１とし、この出力ライン５１の出力をインピーダン
ス変換部５２によって例えば負荷抵抗１０にΩを介した
後、インピーダンス変換を行ない、一つの出力ライン５
３にまとめるように成すことによって、クロック周波数
ＩＭＨｚでこの画像読取装置を走査して、１フレームを
約０．１秒で読み取ることが出来た。

なお、同じ画素数を持つ画像読取装置をインピーダンス
変換回路無しに走査した場合、上限の周波数は約１００
ＫＨｚ以下であり、１フレーム読み出すのに１秒以上必
要である。

本発明の上記各実施例においては、第１図及び第３図に
示すようにブロック分けした後にインピーダンス変換す
る例を示したが、本発明はこれに限定されるものではな
く、例えば各画素毎に一対一でインピーダンス変換する
ことによって、実質的にインピーダンスを低下させて、
時定数を減少させるように成しても良い。

また本発明は非晶質シリコンを用いた光電変換装置に限
定されるものではなくＣｄ５−ＣｄＳｅ混晶、Ｓｅ化合
物を用いても実施することが出来、また構造もサイドイ
ッチ型、プレナー型を問わず同様（ビ実施することが出
来、！たその場合同様の効果か得られることは言うまで
もない。

〈発明の効果〉 以上のように本発明によれば、各画素ごとに、または各
画素をブロック分けし、このブロックことにインピーダ
ンス変換手段を接続することにより、画像読取装置の出
力インピータンスを低下させることか出来、その結果画
像読取装置の高速走査が可能となる。

【図面の簡単な説明】

第１図は本発明の一次元密着型イメージセンサに適用し
た場合の回路図、第２図は同イメージセンサの構造を示
す外観斜視図、第３図は本発明を二次元密着型イメージ
センサに適用した場合の構造を示す平面図、第４図は第
３図におけるＡ−Ａ’断面図、第５図は走査用ＩＣの構
成例を示す回路図・第６図は従来の一次元密着型イメー
ジセンサの回路図である。 １・・・光電変換部、　　２・・・アナログスイッチ、
５・・・走査用シフトレジスタ、 ８・・・演算増幅器、　１０・・・走査用ＩＣ１１１・
・・インピーダンス変換用演算増幅器、４５・・・非晶
質シリコン層。

Claims (1)

1. 【特許請求の範囲】 １、絶縁基板上に複数の受光素子を一次元或いは二次元
   に配設した光電変換部と、上記複数の受光素子を順次走
   査する走査手段と、該走査手段の出力をインピーダンス
   変換して出力するインピーダンス変換手段と、を備えた
   ことを特徴とする画像読取装置。 ２、上記インピーダンス変換手段は複数のブロックに分
   けられた上記走査手段の出力を１ブロック毎にインピー
   ダンス変換するように構成したことを特徴とする特許請
   求の範囲第１項記載の画像読取装置。 ３、上記インピーダンス変換手段を演算増幅器によって
   構成するように成したことを特徴とする特許請求の範囲
   第１項または第２項記載の画像読取装置。 ４、上記光電変換部、走査手段及びインピーダンス変換
   手段のそれぞれを同一の絶縁基板上に形成せしめるよう
   に成したことを特徴とする特許請求の範囲第１項記載の
   画像読取装置。