JPS6122867B2 - - Google Patents
Info
- Publication number
- JPS6122867B2 JPS6122867B2 JP53088979A JP8897978A JPS6122867B2 JP S6122867 B2 JPS6122867 B2 JP S6122867B2 JP 53088979 A JP53088979 A JP 53088979A JP 8897978 A JP8897978 A JP 8897978A JP S6122867 B2 JPS6122867 B2 JP S6122867B2
- Authority
- JP
- Japan
- Prior art keywords
- turn
- diode
- gate
- electrode
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
- H03K17/732—Measures for enabling turn-off
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
Landscapes
- Thyristors (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
この発明は、ターンオン機能およびターンオフ
機能を有し、ターンオフ後いままで流していた電
流の向きとは逆向きに電流を流すことができる逆
導通ゲートターンオフサイリスタ回路に関する。
機能を有し、ターンオフ後いままで流していた電
流の向きとは逆向きに電流を流すことができる逆
導通ゲートターンオフサイリスタ回路に関する。
ゲートターンオフサイリスタ（Cate Turn Off
Thyrister、以下G.T.Oと略称する）は、ゲート
ターンオフ機能を持つているということで、普通
のサイリスタよりもより完全なスイツチング素子
に近ずいたということができる。すなわち、G.
T.Oのゲートに正の電流を流すとターンオンし、
この後、負の電流を流すことによつてターンオフ
する。そしてG.T.Oは上記のような機能から、チ
ヨツパ回路あるはインバータ回路等に用いられる
ことが多い。またチヨツパ回路あるはインバータ
回路において、G.T.Oをターンオフした後はG.
T.Oにいままで流していた電流の向きとは逆向き
の電流を流すことが必要な場合が多い。このため
従来では第１図に示すようにG.T.O１のアノー
ド・カソード間に逆並列的にデイスクリートのダ
イオード２を接続した回路が用いられている。す
なわち、G.T.O１のターンオン後に、電流はG.
T.O１を介して流れ、ターンオフ後にはいきまま
で流れていた電流とは逆向きの電流がダイオード
２を介して流れるようになつている。しかしなが
ら上記ダイオード２の耐圧としては、G.T.O１の
アノード・カソード間に印加される電圧のピーク
電圧以上の耐圧が必要となる。例えば上記G.T.O
１をテレビ受像機の水平偏向回路に使用する場
合、上記ダイオード２はおおよそ1500Vの耐圧を
持つたものが必要となる。このようにダイオード
の耐圧が高いと必然的に価格も高くなるため、第
１図に示すような回路構成では価格的に不利であ
る。このためさらに従来では価格の低減化を計る
ため、G.T.Oとダイオードをモノリシツク化する
方法が考えられた。
Thyrister、以下G.T.Oと略称する）は、ゲート
ターンオフ機能を持つているということで、普通
のサイリスタよりもより完全なスイツチング素子
に近ずいたということができる。すなわち、G.
T.Oのゲートに正の電流を流すとターンオンし、
この後、負の電流を流すことによつてターンオフ
する。そしてG.T.Oは上記のような機能から、チ
ヨツパ回路あるはインバータ回路等に用いられる
ことが多い。またチヨツパ回路あるはインバータ
回路において、G.T.Oをターンオフした後はG.
T.Oにいままで流していた電流の向きとは逆向き
の電流を流すことが必要な場合が多い。このため
従来では第１図に示すようにG.T.O１のアノー
ド・カソード間に逆並列的にデイスクリートのダ
イオード２を接続した回路が用いられている。す
なわち、G.T.O１のターンオン後に、電流はG.
T.O１を介して流れ、ターンオフ後にはいきまま
で流れていた電流とは逆向きの電流がダイオード
２を介して流れるようになつている。しかしなが
ら上記ダイオード２の耐圧としては、G.T.O１の
アノード・カソード間に印加される電圧のピーク
電圧以上の耐圧が必要となる。例えば上記G.T.O
１をテレビ受像機の水平偏向回路に使用する場
合、上記ダイオード２はおおよそ1500Vの耐圧を
持つたものが必要となる。このようにダイオード
の耐圧が高いと必然的に価格も高くなるため、第
１図に示すような回路構成では価格的に不利であ
る。このためさらに従来では価格の低減化を計る
ため、G.T.Oとダイオードをモノリシツク化する
方法が考えられた。
第２図はG.T.Oとダイオードとをモノリシツク
化した従来の逆導通G.T.Oの素子構造を示す断面
図である。図において１１はＮ型ベース領域で、
このＮ型ベース領域１１の一方露出面にはＰ型ベ
ース領域１２が形成されている。またこのＰ型ベ
ース領域１２の表面領域の一部にはＮ型エミツタ
領域１３が形成されている。前記Ｎ型ベース領域
１１の他方露出面にはＰ型エミツタ領域１４と
N+型領域１５とが併設形成されている。そして
前記Ｐ型ベース領域１２の表面の一部にはゲート
電極１６が形成されていると共に、Ｎ型エミツタ
領域１３の表面およびＰ型ベース領域１２の表面
には両領域を接続するようにカソード電極１７が
形成されている。また前記Ｐ型エミツタ領域１４
の表面およびN+型領域１５の表面には両領域を
接続するようにアノード電極１８が形成されてい
る。上記のような素子は第２図に示すＡ−A′線
を中心にして、左側にはG.T.Oが右側にはダイオ
ードが形成された構成となつている。
化した従来の逆導通G.T.Oの素子構造を示す断面
図である。図において１１はＮ型ベース領域で、
このＮ型ベース領域１１の一方露出面にはＰ型ベ
ース領域１２が形成されている。またこのＰ型ベ
ース領域１２の表面領域の一部にはＮ型エミツタ
領域１３が形成されている。前記Ｎ型ベース領域
１１の他方露出面にはＰ型エミツタ領域１４と
N+型領域１５とが併設形成されている。そして
前記Ｐ型ベース領域１２の表面の一部にはゲート
電極１６が形成されていると共に、Ｎ型エミツタ
領域１３の表面およびＰ型ベース領域１２の表面
には両領域を接続するようにカソード電極１７が
形成されている。また前記Ｐ型エミツタ領域１４
の表面およびN+型領域１５の表面には両領域を
接続するようにアノード電極１８が形成されてい
る。上記のような素子は第２図に示すＡ−A′線
を中心にして、左側にはG.T.Oが右側にはダイオ
ードが形成された構成となつている。
ところで一般にG.T.Oではターンオフゲインを
大きくとるために、Ｎ型エミツタ領域１３の幅Ｗ
を狭くするとともに、Ｐ型ベース領域１２の厚み
Ｄを厚くする構造をとるようにしている。しかし
ながら、このような構造とすることにより、ゲー
ト電極１６とカソード電極１７とが低インピーダ
ンスのＰ型ベース領域で接続されることになり、
見掛け上のゲートターンオフ電流が増大し実質上
のターンオフゲインが低下してしまうといつた欠
点があつた。すなわち、カソード電極１７とゲー
ト電極１６との間にカソード電極１７側が高電位
となるような電圧を印加してターンオフさせる場
合、カソード電極１７とゲート電極１６との間に
流れる電流はＮ形エミツタ領域１３とＰ形ベース
領域１２とからなるPN接合を介して流れ、ター
ンオフに寄与するもの以外に、Ｐ形ベース領域１
２のみを通つてゲート電極１６に達する無駄な電
流も存在しており、この無駄な電流がターンオフ
ゲインを低下させる原因となつている。
大きくとるために、Ｎ型エミツタ領域１３の幅Ｗ
を狭くするとともに、Ｐ型ベース領域１２の厚み
Ｄを厚くする構造をとるようにしている。しかし
ながら、このような構造とすることにより、ゲー
ト電極１６とカソード電極１７とが低インピーダ
ンスのＰ型ベース領域で接続されることになり、
見掛け上のゲートターンオフ電流が増大し実質上
のターンオフゲインが低下してしまうといつた欠
点があつた。すなわち、カソード電極１７とゲー
ト電極１６との間にカソード電極１７側が高電位
となるような電圧を印加してターンオフさせる場
合、カソード電極１７とゲート電極１６との間に
流れる電流はＮ形エミツタ領域１３とＰ形ベース
領域１２とからなるPN接合を介して流れ、ター
ンオフに寄与するもの以外に、Ｐ形ベース領域１
２のみを通つてゲート電極１６に達する無駄な電
流も存在しており、この無駄な電流がターンオフ
ゲインを低下させる原因となつている。
この発明は上記のような事情を考慮してなされ
たもので、その目的とするところはターンオフゲ
インが十分に高くしかも価格も低廉な逆導通ゲー
トターンオフサイリスタ回路を提供することにあ
る。
たもので、その目的とするところはターンオフゲ
インが十分に高くしかも価格も低廉な逆導通ゲー
トターンオフサイリスタ回路を提供することにあ
る。
以下図面を参照してこの発明の一実施例を説明
する。第３図は、この発明の逆導通ゲートターン
オフサイリスタ回路（逆導通G.T.O回路）の一実
施例を一部断面にした断面図である。図において
２１は不純物濃度が1014以下のＮ型ベース領域
で、このＮ型ベース領域２１の一方露出面には不
純物濃度が1016程度のＰ型ベース領域２２が形成
されている。またこのＰ型ベース領域２２の表面
領域の一部には不純物濃度が1021程度のＮ型エミ
ツタ領域２３が形成されている。前記Ｎ型ベース
領域２１の他方露出面にはまた不純物濃度が1018
程度の複数のＰ型エミツタ領域２４と複数のN+
型領域２５とが併設されたシヨートエミツタ領域
２６が形成されている。さらに前記Ｐ型ベース領
域２２の表面にはゲート電極２７が形成されてい
るとともに、前記Ｎ型エミツタ領域２３の表面に
はカソード電極２８が形成されている。また前記
シヨートエミツタ領域２６の表面にはアノード電
極２９が形成されている。すなわち、上記素子は
基本的にはPNPN接合を持つサイリスタであり、
このサイリスタはゲートターンオフ機能を有する
G.T.O３０となつている。そしてまた上記G.T.O
のゲート電極２７とカソード電極２８との間に
は、そのカソードをゲート電極２７側に向けたダ
イオード３１が接続されている。したがつて上記
回路をシンボル化すると第４図のようになる。
する。第３図は、この発明の逆導通ゲートターン
オフサイリスタ回路（逆導通G.T.O回路）の一実
施例を一部断面にした断面図である。図において
２１は不純物濃度が1014以下のＮ型ベース領域
で、このＮ型ベース領域２１の一方露出面には不
純物濃度が1016程度のＰ型ベース領域２２が形成
されている。またこのＰ型ベース領域２２の表面
領域の一部には不純物濃度が1021程度のＮ型エミ
ツタ領域２３が形成されている。前記Ｎ型ベース
領域２１の他方露出面にはまた不純物濃度が1018
程度の複数のＰ型エミツタ領域２４と複数のN+
型領域２５とが併設されたシヨートエミツタ領域
２６が形成されている。さらに前記Ｐ型ベース領
域２２の表面にはゲート電極２７が形成されてい
るとともに、前記Ｎ型エミツタ領域２３の表面に
はカソード電極２８が形成されている。また前記
シヨートエミツタ領域２６の表面にはアノード電
極２９が形成されている。すなわち、上記素子は
基本的にはPNPN接合を持つサイリスタであり、
このサイリスタはゲートターンオフ機能を有する
G.T.O３０となつている。そしてまた上記G.T.O
のゲート電極２７とカソード電極２８との間に
は、そのカソードをゲート電極２７側に向けたダ
イオード３１が接続されている。したがつて上記
回路をシンボル化すると第４図のようになる。
次に上記のように構成された素子の作用につい
て説明する。先ずG.T.O３０をターンオフさせる
場合には、カソード電極２８に対してアノード電
極２９が正となるように電圧を与え、しかる後カ
ソード電極２８に対して正の電圧をゲート電極２
７に与えることにより行なわれる。ターンオフ後
はアノード電極２９〜Ｐ型エミツタ領域２４，２
４，……〜Ｎ型ベース領域２１〜Ｐ型ベース領域
２２〜Ｎ型エミツタ領域２３〜カソード電極２８
の経路で電流が流れることになる。次にターンオ
フさせる場合には、カソード電極２８に対して負
の電圧をゲート電極２７に与える。いまアノード
電極２９とカソード電極２８との間に電流が流れ
ていなければ、ゲート電極２７に負の電圧を与え
るとゲート電極２７とカソード電極２８との間、
すなわちＰ型ベース領域２２とＮ型エミツタ領域
２３のPN接合は逆バイアス状態となり、この間
にはほとんど電流は流れずダイオード３１を介し
て流れることになる。しかしながらいままでこの
PN接合には順方向電流が流れているので、ゲー
ト電極２７に負の電圧を与えた後に、Ｐ型ベース
領域２２とＮ型エミツタ領域２３とのPN接合の
逆方向インピーダンスの値は、ゲート電極２７と
カソード電極２８との間に接続されているダイオ
ード３１の順方向インピーダンスの値と同等かあ
るいは小さくなる。この結果ゲート電極２７から
カソード電極２８に向つて電流が流れ、この後
G.T.Oはターンオフする。
て説明する。先ずG.T.O３０をターンオフさせる
場合には、カソード電極２８に対してアノード電
極２９が正となるように電圧を与え、しかる後カ
ソード電極２８に対して正の電圧をゲート電極２
７に与えることにより行なわれる。ターンオフ後
はアノード電極２９〜Ｐ型エミツタ領域２４，２
４，……〜Ｎ型ベース領域２１〜Ｐ型ベース領域
２２〜Ｎ型エミツタ領域２３〜カソード電極２８
の経路で電流が流れることになる。次にターンオ
フさせる場合には、カソード電極２８に対して負
の電圧をゲート電極２７に与える。いまアノード
電極２９とカソード電極２８との間に電流が流れ
ていなければ、ゲート電極２７に負の電圧を与え
るとゲート電極２７とカソード電極２８との間、
すなわちＰ型ベース領域２２とＮ型エミツタ領域
２３のPN接合は逆バイアス状態となり、この間
にはほとんど電流は流れずダイオード３１を介し
て流れることになる。しかしながらいままでこの
PN接合には順方向電流が流れているので、ゲー
ト電極２７に負の電圧を与えた後に、Ｐ型ベース
領域２２とＮ型エミツタ領域２３とのPN接合の
逆方向インピーダンスの値は、ゲート電極２７と
カソード電極２８との間に接続されているダイオ
ード３１の順方向インピーダンスの値と同等かあ
るいは小さくなる。この結果ゲート電極２７から
カソード電極２８に向つて電流が流れ、この後
G.T.Oはターンオフする。
その後、今度はカソード電極２８が正、アノー
ド電極２９が負となるような電圧がG.T.Oに与え
られる。このときカソード電極２８〜ダイオード
３１〜ゲート電極２７〜Ｐ型ベース領域２２〜Ｎ
型ベース領域２１〜N+型領域２５，２５，……
〜アノード電極２９の経路で電流が流れることに
なる。すなわち、このように上記回路は逆導通
G.T.Oと同様の作用を行なうことになる。しかも
上記ダイオード３１に印加される逆電圧は、G.
T.O３０のゲート、カソード間順方向電圧以上あ
れば良いので低いものとなり、このダイオード３
１として小型でしかも安価なものを用いることが
できる。ここでダイオード３１の順方向インピー
ダンスがG.T.O３０のゲート、カソード間インピ
ーダンスよりも十分大きくされていれば、ターン
オフ時にダイオード３１に流れる電流の値はＰ型
ベース領域２２とＮ型エミツタ領域２３からなる
PN接合に流れる電流に比較して十分に小さなも
のとなる。従つてターンオフ時、カソード電極２
８とゲート電極２７との間に流れる電流のほとん
どがターンオフに寄与する電流となるのでターン
オフゲインも十分に高いものとなる。またダイオ
ード３１の順方向インピーダンスがターンオフゲ
インに悪影響をおよぼす場合には、このダイオー
ド３０と直列的に他のダイオードを接続するかあ
るいはインピーダンス素子例えば抵抗を挿入する
ようにしても良い。
ド電極２９が負となるような電圧がG.T.Oに与え
られる。このときカソード電極２８〜ダイオード
３１〜ゲート電極２７〜Ｐ型ベース領域２２〜Ｎ
型ベース領域２１〜N+型領域２５，２５，……
〜アノード電極２９の経路で電流が流れることに
なる。すなわち、このように上記回路は逆導通
G.T.Oと同様の作用を行なうことになる。しかも
上記ダイオード３１に印加される逆電圧は、G.
T.O３０のゲート、カソード間順方向電圧以上あ
れば良いので低いものとなり、このダイオード３
１として小型でしかも安価なものを用いることが
できる。ここでダイオード３１の順方向インピー
ダンスがG.T.O３０のゲート、カソード間インピ
ーダンスよりも十分大きくされていれば、ターン
オフ時にダイオード３１に流れる電流の値はＰ型
ベース領域２２とＮ型エミツタ領域２３からなる
PN接合に流れる電流に比較して十分に小さなも
のとなる。従つてターンオフ時、カソード電極２
８とゲート電極２７との間に流れる電流のほとん
どがターンオフに寄与する電流となるのでターン
オフゲインも十分に高いものとなる。またダイオ
ード３１の順方向インピーダンスがターンオフゲ
インに悪影響をおよぼす場合には、このダイオー
ド３０と直列的に他のダイオードを接続するかあ
るいはインピーダンス素子例えば抵抗を挿入する
ようにしても良い。
また、上記ダイオード３１はゲート、カソード
間に接続されているので、このダイオード３１と
して前記第１図の従来回路のダイオード２のよう
な高耐圧のものは必要ではなく、従つて回路全体
の価格も低廉にできる。
間に接続されているので、このダイオード３１と
して前記第１図の従来回路のダイオード２のよう
な高耐圧のものは必要ではなく、従つて回路全体
の価格も低廉にできる。
以上説明したように、この発明によればアノー
ド側のＰ型エミツタ領域をシヨートエミツタ構造
としたゲートターンオフサイリスタのゲート・カ
ソード間に、ゲート側がカソードとなるようにダ
イオードを接続したことにより、ターンオフゲイ
ンが十分に高くしかも価格も低廉な逆導通ゲート
ターンオフサイリスタ回路を提供することができ
る。
ド側のＰ型エミツタ領域をシヨートエミツタ構造
としたゲートターンオフサイリスタのゲート・カ
ソード間に、ゲート側がカソードとなるようにダ
イオードを接続したことにより、ターンオフゲイ
ンが十分に高くしかも価格も低廉な逆導通ゲート
ターンオフサイリスタ回路を提供することができ
る。
第１図は従来の逆導通型ゲートターンオフサイ
リスタ回路の構成図、第２図は従来の逆導通ゲー
トターンオフサイリスタの素子構造を示す断面
図、第３図はこの発明の一実施例を示す断面図、
第４図は上記実施例回路をシンボル化した図であ
る。 ２１……Ｎ型ベース領域、２２……Ｐ型ベース
領域、２３……Ｎ型エミツタ領域、２４……Ｐ型
エミツタ領域、２５……N+型領域、２６……シ
ヨートエミツタ領域、２７……ゲート電極、２８
……カソード電極、２９……アノード電極、３０
……ゲートターンオフサイリスタ、３１……ダイ
オード。
リスタ回路の構成図、第２図は従来の逆導通ゲー
トターンオフサイリスタの素子構造を示す断面
図、第３図はこの発明の一実施例を示す断面図、
第４図は上記実施例回路をシンボル化した図であ
る。 ２１……Ｎ型ベース領域、２２……Ｐ型ベース
領域、２３……Ｎ型エミツタ領域、２４……Ｐ型
エミツタ領域、２５……N+型領域、２６……シ
ヨートエミツタ領域、２７……ゲート電極、２８
……カソード電極、２９……アノード電極、３０
……ゲートターンオフサイリスタ、３１……ダイ
オード。
Claims (1)
- １ アノード電極、カソード電極およびゲート電
極が設けられ、アノード側のＰ型エミツタ領域を
シヨートエミツタ構造としたゲートターンオフサ
イリスタと、このゲートターンオフサイリスタの
ゲートおよびカソード電極間にゲート電極側がカ
ソードとなるように外付けされ、順方向インピー
ダンスが上記ゲートターンオフサイリスタのカソ
ードおよびゲート電極間のインピーダンス以上に
されたダイオードとを具備したことを特徴とする
逆導通ゲートターンオフサイリスタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8897978A JPS5516541A (en) | 1978-07-21 | 1978-07-21 | Reverse-conducting gate turn-off thyristor circuit |
| GB7920106A GB2030796B (en) | 1978-07-21 | 1979-06-08 | Thyristor circuit |
| DE2927709A DE2927709C2 (de) | 1978-07-21 | 1979-07-09 | Rückwärtsleitende abschaltbare Thyristortriode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8897978A JPS5516541A (en) | 1978-07-21 | 1978-07-21 | Reverse-conducting gate turn-off thyristor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5516541A JPS5516541A (en) | 1980-02-05 |
| JPS6122867B2 true JPS6122867B2 (ja) | 1986-06-03 |
Family
ID=13957911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8897978A Granted JPS5516541A (en) | 1978-07-21 | 1978-07-21 | Reverse-conducting gate turn-off thyristor circuit |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5516541A (ja) |
| DE (1) | DE2927709C2 (ja) |
| GB (1) | GB2030796B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH668505A5 (de) * | 1985-03-20 | 1988-12-30 | Bbc Brown Boveri & Cie | Halbleiterbauelement. |
| EP0337193A1 (de) * | 1988-04-11 | 1989-10-18 | Siemens Aktiengesellschaft | Schutzschaltung für einen Abschaltthyristor |
| DE4218398A1 (de) * | 1992-06-04 | 1993-12-09 | Asea Brown Boveri | Hochstrom-Puls-Thyristor sowie Verfahren zu seinem Betrieb |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5019437B1 (ja) * | 1970-06-08 | 1975-07-07 |
-
1978
- 1978-07-21 JP JP8897978A patent/JPS5516541A/ja active Granted
-
1979
- 1979-06-08 GB GB7920106A patent/GB2030796B/en not_active Expired
- 1979-07-09 DE DE2927709A patent/DE2927709C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2030796B (en) | 1983-01-19 |
| DE2927709C2 (de) | 1984-04-05 |
| DE2927709A1 (de) | 1980-02-07 |
| JPS5516541A (en) | 1980-02-05 |
| GB2030796A (en) | 1980-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| US4365170A (en) | Semiconductor switch | |
| US4549095A (en) | Control circuit for switching inductive loads | |
| JP3146579B2 (ja) | プログラマブル過電圧保護回路 | |
| JPH04233232A (ja) | 半導体装置 | |
| JPS62115765A (ja) | 半導体装置 | |
| JPH0534834B2 (ja) | ||
| US4164747A (en) | Semiconductor arrangement | |
| JPS6188563A (ja) | 半導体スイツチ | |
| US5357157A (en) | Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal | |
| JPH0378787B2 (ja) | ||
| JPS6122867B2 (ja) | ||
| JPH055383B2 (ja) | ||
| US4409495A (en) | Schmitt trigger circuit with low input current | |
| US4529998A (en) | Amplified gate thyristor with non-latching amplified control transistors across base layers | |
| JPH05267675A (ja) | 半導体装置 | |
| JPH05243504A (ja) | 導通電力損失を最適化する集積ブリッジ・デバイス | |
| JP2653408B2 (ja) | 高速スイツチング過程用半導体回路装置 | |
| JPH084122B2 (ja) | 半導体装置 | |
| US4277696A (en) | Semiconductor switch circuit | |
| JPS5849104B2 (ja) | 半導体スイツチ | |
| JP4996804B2 (ja) | 制御回路 | |
| JPH06224721A (ja) | 半導体スイッチ | |
| JPH0113232B2 (ja) | ||
| JPS6141247Y2 (ja) |