JPS61245420A - ブラツシの接点間停止検出回路 - Google Patents
ブラツシの接点間停止検出回路Info
- Publication number
- JPS61245420A JPS61245420A JP8772185A JP8772185A JPS61245420A JP S61245420 A JPS61245420 A JP S61245420A JP 8772185 A JP8772185 A JP 8772185A JP 8772185 A JP8772185 A JP 8772185A JP S61245420 A JPS61245420 A JP S61245420A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- brush
- contacts
- output
- stop detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rotary Switch, Piano Key Switch, And Lever Switch (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ロータリースイッチのプラックがいづれの接点番号の接
点を選択したかを示す２進数値の最下位値と、該ロータ
リースイッチの偶数番号の全部の接点のナンドの出力と
の論理積をとることにより、プラックの接点開停止検出
回路を小規模な回路構成としたものである。
点を選択したかを示す２進数値の最下位値と、該ロータ
リースイッチの偶数番号の全部の接点のナンドの出力と
の論理積をとることにより、プラックの接点開停止検出
回路を小規模な回路構成としたものである。
本発明は、電子機器１通信機器等に使用するロータリー
スイッチのブラッシが接点間に停止したことを検出する
ブラッシの接点開停止検出回路の改良に関する。
スイッチのブラッシが接点間に停止したことを検出する
ブラッシの接点開停止検出回路の改良に関する。
ロータリースイッチでは、ブラッシが接点間に停止する
障害が起こるが、この場合ロータリースイッチの内部は
直ぐには見えないので、これを外部で判るようにする必
要がある。
障害が起こるが、この場合ロータリースイッチの内部は
直ぐには見えないので、これを外部で判るようにする必
要がある。
この場合、小規模な回路構成で検出出来ることが望まし
い。
い。
第２図は従来例のブラッシの接点間停止検出回路の回路
図である。
図である。
図中１〜９はロータリースイッチの接点番号、１０は１
０進２進変換回路、１１〜１９．２９〜３３はナンド回
路、２０〜２８はノット回路、３４はオア回路、■はプ
ルアップ電圧、４０〜４３は夫々２°＋２’＋２”＋２
３のディジタル値の出力端子を示す。
０進２進変換回路、１１〜１９．２９〜３３はナンド回
路、２０〜２８はノット回路、３４はオア回路、■はプ
ルアップ電圧、４０〜４３は夫々２°＋２’＋２”＋２
３のディジタル値の出力端子を示す。
第２図では、接点が９個の場合を示しているがこの数は
限定されたものではない。
限定されたものではない。
第２図において、ロータリースイッチの接点よりの１０
進２進変換回路１０への線の内、゛プラツクで選択され
ないものは、プルアンプ電圧によりルベルに保たれてお
り、選択されたものはアースされＯレベルとなり、その
接点番号に相当したディジタル値が１０進２進変換回路
１０の出力端子より出力される。
進２進変換回路１０への線の内、゛プラツクで選択され
ないものは、プルアンプ電圧によりルベルに保たれてお
り、選択されたものはアースされＯレベルとなり、その
接点番号に相当したディジタル値が１０進２進変換回路
１０の出力端子より出力される。
例えば、ブラツクで接点番号１の接点がアースされると
、１０進２進変換回路１０のディジクル値２°を示す出
力端子４０よりルベルが出力されれ、接点番号２の接点
がアースされると、ディジタル値２′を示す出力端子４
０よりルベルが出力される。
、１０進２進変換回路１０のディジクル値２°を示す出
力端子４０よりルベルが出力されれ、接点番号２の接点
がアースされると、ディジタル値２′を示す出力端子４
０よりルベルが出力される。
この場合、ブラッシが接点間に停止していなければ、ナ
ンド回路１１−１８の出力はルベルであるので、ナンド
回路１９の出力は０レベルであり、ブラツクが例えば２
番３番の接点間に停止したとすると、ナンド回路１２の
出力はＯレベルとなり、ナンド回路１９の出力はルベル
となり、接点間に停止したことが検出出来る。
ンド回路１１−１８の出力はルベルであるので、ナンド
回路１９の出力は０レベルであり、ブラツクが例えば２
番３番の接点間に停止したとすると、ナンド回路１２の
出力はＯレベルとなり、ナンド回路１９の出力はルベル
となり、接点間に停止したことが検出出来る。
〔発明が解決Ｌ２ようとする問題点〕
しかしながら、従来のブラッシの接点開停止検出回路で
は、１０進２進変換回路以外に第２図の例でもナンド回
路１９個とノット回路９個が必要となり回路規模が大き
くなる問題点がある。
は、１０進２進変換回路以外に第２図の例でもナンド回
路１９個とノット回路９個が必要となり回路規模が大き
くなる問題点がある。
上記問題点は、第１図において、ロータリースイッチの
プラックがいづれの接点番号の接点を選択したかをディ
ジタル値で示す１０進２進変換回路（１０）の最下位値
を示す端子（４０）の出力と、該ロータリースイッチの
偶数番号の全部の接点の該１０進２進変換回路（１０）
への入力の論理積をとったナンド回路（３５）の出力と
を、アンド回路（３６）に入力し、この出力によりロー
タリースイッチのブラツクが接点間に停止したことを検
出するようにした本発明のブラツクの接点開停止検出回
路により解決される。
プラックがいづれの接点番号の接点を選択したかをディ
ジタル値で示す１０進２進変換回路（１０）の最下位値
を示す端子（４０）の出力と、該ロータリースイッチの
偶数番号の全部の接点の該１０進２進変換回路（１０）
への入力の論理積をとったナンド回路（３５）の出力と
を、アンド回路（３６）に入力し、この出力によりロー
タリースイッチのブラツクが接点間に停止したことを検
出するようにした本発明のブラツクの接点開停止検出回
路により解決される。
本発明によれば、ロータリースイッチの全偶数番号の接
点の論理積をとったナンド回路３５の出力は、ブラツク
が偶数番号の接点を選択した時及び接点間に停止した時
ルベルとなり、一方１０進２進変換回路１０の最下位値
を示す出力端子４０の出力は、ブラッシが偶数番号の接
点を選択した時はＯレベルで、接点間に停止した時はル
ヘルとなるので、アンド回路３６の出力は、ブラツクが
接点間に停止した時ルベルとなりブラツクが接点間に停
止したことを検出出来る。
点の論理積をとったナンド回路３５の出力は、ブラツク
が偶数番号の接点を選択した時及び接点間に停止した時
ルベルとなり、一方１０進２進変換回路１０の最下位値
を示す出力端子４０の出力は、ブラッシが偶数番号の接
点を選択した時はＯレベルで、接点間に停止した時はル
ヘルとなるので、アンド回路３６の出力は、ブラツクが
接点間に停止した時ルベルとなりブラツクが接点間に停
止したことを検出出来る。
この場合はナンド回路１個とアンド回路１個でよく回路
規模を小さくすることが出来る。
規模を小さくすることが出来る。
第１図は本発明の実施例のブラツクの接点開停止検出回
路の回路図である。
路の回路図である。
図中３５はナンド回路、３６はアンド回路を示し、尚全
図を通じ同一符号は同一機能のものを示す。
図を通じ同一符号は同一機能のものを示す。
第１図で第ｆ図の場合と異なる点は、１０進２進変換回
路ＩＯへの入力線の内偶数番号の接点のものをナンド回
路３６に入力せしめ、この出力と１０進２進変換回路１
０の最下位値の出力端子の出力とをアンド回路３６に入
力せしめ、アンド回路３６の出力にてブラッシの接点間
に停止したのを検出するようにした点である。
路ＩＯへの入力線の内偶数番号の接点のものをナンド回
路３６に入力せしめ、この出力と１０進２進変換回路１
０の最下位値の出力端子の出力とをアンド回路３６に入
力せしめ、アンド回路３６の出力にてブラッシの接点間
に停止したのを検出するようにした点である。
即ち、ロータリースイッチの全偶数番号の接点の論理積
をとったナンド回路３５の出力は、ブラツクが偶数番号
の接点を選択した時及び接点間に停止した時ルベルとな
り、一方１０進２進変換回路１０の最下位値を示す出力
端子４０の出力は、ブラツクが偶数番号の接点を選択し
た時はＯレベルで、接点間に停止した時はルベルとなる
ので、アンド回路３６の出力は、ブラツクが接点間に停
止した時ルベルとなりブラッシが接点間に停止したこと
を検出出来る。
をとったナンド回路３５の出力は、ブラツクが偶数番号
の接点を選択した時及び接点間に停止した時ルベルとな
り、一方１０進２進変換回路１０の最下位値を示す出力
端子４０の出力は、ブラツクが偶数番号の接点を選択し
た時はＯレベルで、接点間に停止した時はルベルとなる
ので、アンド回路３６の出力は、ブラツクが接点間に停
止した時ルベルとなりブラッシが接点間に停止したこと
を検出出来る。
この場合のブラツクの接点開停止検出回路は第１図に示
す如く１０進２進変換回路１０以外にナンド回路１個と
アンド回路１個でよく回路規模を小さくするごとが出来
る。
す如く１０進２進変換回路１０以外にナンド回路１個と
アンド回路１個でよく回路規模を小さくするごとが出来
る。
面接点番号の値を１０倍、１００倍した値を数値として
利用する場合は、最上位桁の偶数を、偶数番号と考え、
１０進２進変換回路の最下位値の。
利用する場合は、最上位桁の偶数を、偶数番号と考え、
１０進２進変換回路の最下位値の。
出ノｊ端子としては、情報として変化する最下位値を示
す端子を使用すればよい。
す端子を使用すればよい。
以上詳細に説明せる如く本発明によれば、ブラッシの接
点開停止検出回路の回路規模を非常に小さくすることが
出来る効果がある。
点開停止検出回路の回路規模を非常に小さくすることが
出来る効果がある。
第１図は本発明の実施例のブラッシの接点開停止検出回
路の回路図、 第２図は従来例のプラッタの接点開停止検出回路の回路
図である。 図において、 １〜９は接点番号、 １０は１０進２進変換回路、 １１〜１９．２９〜３３．３５はナンド回路、２０〜２
８はノット回路 ３４はオア回路、 ３６はアンド回路、 ４０〜４３は出力端子 ■はプルアップ電圧を示す。
路の回路図、 第２図は従来例のプラッタの接点開停止検出回路の回路
図である。 図において、 １〜９は接点番号、 １０は１０進２進変換回路、 １１〜１９．２９〜３３．３５はナンド回路、２０〜２
８はノット回路 ３４はオア回路、 ３６はアンド回路、 ４０〜４３は出力端子 ■はプルアップ電圧を示す。
Claims (1)
- 【特許請求の範囲】 ロータリースイッチのブラッシがいづれの接点番号の接
点を選択したかをディジタル値で示す１０進２進変換回
路（１０）の最下位値を示す端子（４０）の出力と、 該ロータリースイッチの偶数番号の全部の接点の該１０
進２進変換回路（１０）への入力の論理積をとつたナン
ド回路（３５）の出力とを、 アンド回路（３６）に入力し、 この出力によりロータリースイッチのブラッシが接点間
に停止したことを検出するようにしたことを特徴とする
ブラッシの接点間停止検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8772185A JPS61245420A (ja) | 1985-04-24 | 1985-04-24 | ブラツシの接点間停止検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8772185A JPS61245420A (ja) | 1985-04-24 | 1985-04-24 | ブラツシの接点間停止検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61245420A true JPS61245420A (ja) | 1986-10-31 |
Family
ID=13922771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8772185A Pending JPS61245420A (ja) | 1985-04-24 | 1985-04-24 | ブラツシの接点間停止検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02110132U (ja) * | 1989-02-20 | 1990-09-04 |
-
1985
- 1985-04-24 JP JP8772185A patent/JPS61245420A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02110132U (ja) * | 1989-02-20 | 1990-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1353912A (en) | Binary image processor | |
| JPS6150329B2 (ja) | ||
| JPS61245420A (ja) | ブラツシの接点間停止検出回路 | |
| US3628000A (en) | Data handling devices for radix {37 n{30 2{38 {0 operation | |
| US2733431A (en) | steele | |
| US3217316A (en) | Binary to ternary converter | |
| US4251805A (en) | Circuit arrangement for an input keyboard | |
| US3275813A (en) | Full binary adder using one tunnel diode | |
| US3150350A (en) | Parallel parity checker | |
| US3348199A (en) | Electrical comparator circuitry | |
| JPS5875239A (ja) | 端末装置接続方式 | |
| GB1059179A (en) | Comparison read-out circuit | |
| US3206653A (en) | One relay flip-flop | |
| US3139523A (en) | Digital data comparator utilizing majority-decision logic circuits | |
| GB1277181A (en) | Binary register system | |
| US2941089A (en) | Magnetic core counter circuits | |
| JPH038126B2 (ja) | ||
| US2984821A (en) | Logical binary comparison circuit | |
| JP3034274B2 (ja) | スイッチ作動量検出回路 | |
| US3478314A (en) | Transistorized exclusive-or comparator | |
| US4622686A (en) | Up/down counter interface means | |
| US4336445A (en) | Electrical totalizer | |
| JPS6235937A (ja) | 座標入力装置用ペン入力検出回路 | |
| JPS60203816A (ja) | 切替器 | |
| JPS639687B2 (ja) |